[发明专利]DDR电路的仿真方法、系统及走线结构在审
申请号: | 201810578790.X | 申请日: | 2018-06-07 |
公开(公告)号: | CN108804809A | 公开(公告)日: | 2018-11-13 |
发明(设计)人: | 姚坤 | 申请(专利权)人: | OPPO(重庆)智能科技有限公司 |
主分类号: | G06F17/50 | 分类号: | G06F17/50 |
代理公司: | 深圳中一专利商标事务所 44237 | 代理人: | 官建红 |
地址: | 401120 重庆*** | 国省代码: | 重庆;50 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本申请适用于DDR SDRAM技术领域,提供了一种DDR电路的仿真方法、系统及走线结构,其中仿真方法包括:对所述DDR电路进行布局布线设计,得到所述DDR电路的走线结构;其中,所述走线结构包括信号走线层和参考平面;确定所述信号走线层中阻抗值低于预设阻抗阈值的走线位置和所述走线位置的阻抗值;根据所述走线位置的阻抗值,确定所述参考平面的所述走线位置处的挖空面积;返回对所述DDR电路进行布局布线设计,将所述参考平面的所述走线位置处挖空所述挖空面积。本申请实施例可以使信号走线层的信号链路的目标阻抗连续,以保证DDR电路的信号完整性,并提高DDR电路的信号质量。 | ||
搜索关键词: | 电路 走线位置 走线结构 阻抗 信号走线层 参考平面 挖空 布线设计 信号完整性 目标阻抗 信号链路 预设 申请 返回 保证 | ||
【主权项】:
1.一种DDR电路的仿真方法,其特征在于,包括:对所述DDR电路进行布局布线设计,得到所述DDR电路的走线结构;其中,所述走线结构包括信号走线层和参考平面;确定所述信号走线层中阻抗值低于预设阻抗阈值的走线位置和所述走线位置的阻抗值;根据所述走线位置的阻抗值,确定所述参考平面的所述走线位置处的挖空面积;返回对所述DDR电路进行布局布线设计,将所述参考平面的所述走线位置处挖空所述挖空面积。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于OPPO(重庆)智能科技有限公司,未经OPPO(重庆)智能科技有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201810578790.X/,转载请声明来源钻瓜专利网。