[发明专利]集成电路封装件及其形成方法有效
| 申请号： | 201810580009.2 | 申请日： | 2018-06-07 |
| 公开（公告）号： | CN109216209B | 公开（公告）日： | 2020-11-13 |
| 发明（设计）人： | 李岳川;陈嘉展;刘璟衡 | 申请（专利权）人： | 台湾积体电路制造股份有限公司 |
| 主分类号： | H01L21/50 | 分类号： | H01L21/50;H01L21/78;H01L23/50 |
| 代理公司： | 北京德恒律治知识产权代理有限公司 11409 | 代理人： | 章社杲;李伟 |
| 地址： | 中国台*** | 国省代码： | 台湾;71 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 提供了一种用于形成集成电路(IC)封装件的方法。在一些实施例中，形成包括划线、第一IC管芯、第二IC管芯和钝化层的半导体工件。所述划线分离第一和第二IC管芯，并且钝化层覆盖第一和第二IC管芯。第一IC管芯包括电路和电耦合到电路的焊盘结构。焊盘结构包括第一焊盘、第二焊盘和桥。桥在划线内并将第一焊盘连接到第二焊盘。钝化层被图案化以暴露第一焊盘而不暴露第二焊盘，并且通过第一焊盘在电路上实施测试。沿着划线切割半导体工件以使第一和第二IC管芯个体化，并且移除桥。还提供了一种集成电路封装件。 | ||
| 搜索关键词： | 集成电路 封装 及其 形成 方法 | ||
【主权项】：
1.一种用于形成集成电路(IC)封装件的方法，所述方法包括：形成包括划线区域、第一集成电路管芯和第二集成电路管芯的半导体工件，其中，所述划线区域分离并邻接所述第一集成电路管芯和所述第二集成电路管芯，其中，所述第一集成电路管芯包括电路和电耦合到所述电路的焊盘结构，其中，所述焊盘结构包括第一焊盘、第二焊盘和桥，并且所述桥在所述划线区域内并且从所述第一焊盘延伸到所述第二焊盘以将所述第一焊盘连接到所述第二焊盘；以及沿着所述划线区域切割所述半导体工件以使所述第一集成电路管芯和所述第二集成电路管芯个体化，其中，所述切割移除所述桥以分离所述第一焊盘和所述第二焊盘。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于台湾积体电路制造股份有限公司，未经台湾积体电路制造股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201810580009.2/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
