[发明专利]指令翻译电路、处理器电路及其执行方法有效
| 申请号： | 201810618308.0 | 申请日： | 2018-06-15 |
| 公开（公告）号： | CN108958798B | 公开（公告）日： | 2021-04-20 |
| 发明（设计）人： | 宋晨晨;费晓龙;凌爱民;管应炳 | 申请（专利权）人： | 上海兆芯集成电路有限公司 |
| 主分类号： | G06F9/30 | 分类号： | G06F9/30 |
| 代理公司： | 北京市柳沈律师事务所 11105 | 代理人： | 王珊珊 |
| 地址： | 201203 上海市张*** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提出一种指令翻译电路、处理器电路及其执行方法。指令翻译电路适于设置在处理器电路中。指令翻译电路包括格式化指令队列、第一指令翻译器、指令侦测电路以及第二指令翻译器。格式化指令队列存储多个格式化宏指令。第一指令翻译器翻译所述多个格式化宏指令的第一格式化宏指令，并且输出第一微指令。当指令侦测电路判断在第一格式化宏指令当中的陷阱位经设置，且第一格式化宏指令的一部分可被提前翻译时，指令侦测电路输出第一陷阱信息。第二指令翻译器依据第一陷阱信息来提前翻译第一格式化宏指令的一部分，以输出第二微指令。 | ||
| 搜索关键词： | 指令 翻译 电路 处理器 及其 执行 方法 | ||
【主权项】：
1.一种指令翻译电路，适于设置在处理器电路中，包括：格式化指令队列，用以存储多个格式化宏指令；第一指令翻译器，耦接所述格式化指令队列，用以翻译所述多个格式化宏指令的第一格式化宏指令，并且输出第一微指令；指令侦测电路，耦接所述格式化指令队列，其中当所述指令侦测电路判断在所述多个格式化宏指令的所述第一格式化宏指令当中的陷阱位经设置，且所述第一格式化宏指令的一部分可被提前翻译时，所述指令侦测电路输出第一陷阱信息；以及第二指令翻译器，耦接所述指令侦测电路，用以依据所述第一陷阱信息来提前翻译所述第一格式化宏指令的一部分，以输出第二微指令。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于上海兆芯集成电路有限公司，未经上海兆芯集成电路有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201810618308.0/，转载请声明来源钻瓜专利网。
- 上一篇：应用处理器和集成电路
- 下一篇：用于确定直方图的指令
