[发明专利]非对称多核异构并行处理系统在审
| 申请号： | 201810635404.6 | 申请日： | 2018-06-20 |
| 公开（公告）号： | CN109101332A | 公开（公告）日： | 2018-12-28 |
| 发明（设计）人： | 乔治斯·科拉米达斯;雅科沃斯·斯塔姆利斯;乔治·西迪罗坡洛斯 | 申请（专利权）人： | 畅想芯科有限公司 |
| 主分类号： | G06F9/50 | 分类号： | G06F9/50 |
| 代理公司： | 北京东方亿思知识产权代理有限责任公司 11258 | 代理人： | 宗晓斌 |
| 地址： | 希腊*** | 国省代码： | 希腊;GR |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本申请涉及非对称多核异构并行处理系统。多核非对称图形处理单元(GPU)包括第一组的GPU核心和第二组的GPU核心。第一组的GPU核心具有第一微架构和第一功耗简档。第一组的GPU核心被配置为执行指令集架构(ISA)的指令子集。第二组的GPU核心具有第二微架构和比第一功耗简档高的第二功耗简档，并被配置为执行整个ISA。第一组的GPU核心和第二组的GPU核心可以通过流水线阶段的数量、寄存器的数量、分支执行、矢量化单元或其组合来进一步区分。任一组中的GPU核心子集可能具有不同的操作频率。在一些实施例中，可执行指令可以包括用以确定执行是由第一组的GPU核心还是由第二组的GPU核心执行的指示符。 | ||
| 搜索关键词： | 功耗简档 多核 并行处理系统 非对称 微架构 异构 非对称图形 可执行指令 流水线阶段 矢量化单元 指令集架构 操作频率 处理单元 分支执行 指令子集 寄存器 指示符 子集 配置 申请 | ||
【主权项】：
1.一种非对称多核异构图形处理单元GPU，该多核GPU包括：第一组的一个或多个GPU核心，每个GPU核心具有第一微架构和第一功耗简档，所述第一组的GPU核心被配置为执行指令集架构ISA的第一子集；和第二组的一个或多个GPU核心，每个GPU核心具有第二微架构和比第一功耗简档高的第二功耗简档，所述第二组的GPU核心被配置为执行整个ISA。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于畅想芯科有限公司，未经畅想芯科有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201810635404.6/，转载请声明来源钻瓜专利网。
