[发明专利]形成导电插塞的方法在审
| 申请号： | 201810635997.6 | 申请日： | 2018-06-20 |
| 公开（公告）号： | CN108899301A | 公开（公告）日： | 2018-11-27 |
| 发明（设计）人： | 王欢 | 申请（专利权）人： | 矽力杰半导体技术（杭州）有限公司 |
| 主分类号： | H01L21/768 | 分类号： | H01L21/768 |
| 代理公司： | 暂无信息 | 代理人： | 暂无信息 |
| 地址： | 310012 浙江省杭州市西湖区文三路90*** | 国省代码： | 浙江;33 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种形成导电插塞的方法，包括：提供一衬底，在所述衬底上形成具有第一掺杂类型的第一掺杂区和第二掺杂类型的第二掺杂区，所述第一掺杂区和所述第二掺杂区被介质层覆盖；刻蚀所述介质层以形成具有部分裸露所述第一掺杂区的第一接触孔和部分裸露所述第二掺杂区的第二接触孔；向所述第一接触孔和第二接触孔中注入第一掺杂类型的掺杂剂，增加所述第一掺杂区表面的掺杂浓度。在注入所述掺杂剂后，在所述第一接触孔和所述第二接触孔中填充导电材料以形成导电插塞。本发明降低了接触电阻，且在无需增加掩膜的情况下，通过控制所述第一掺杂剂的掺杂浓度减小其对所述第二掺杂区离子的影响。 | ||
| 搜索关键词： | 掺杂区 接触孔 掺杂类型 导电插塞 掺杂剂 介质层 衬底 掺杂 裸露 填充导电材料 接触电阻 浓度减小 刻蚀 掩膜 离子 覆盖 | ||
【主权项】：
1.一种形成导电插塞的方法，包括：提供一衬底，在所述衬底上形成具有第一掺杂类型的第一掺杂区和第二掺杂类型的第二掺杂区，所述第一掺杂区和所述第二掺杂区被介质层覆盖；刻蚀所述介质层以形成具有部分裸露所述第一掺杂区的第一接触孔和部分裸露所述第二掺杂区的第二接触孔；通过所述第一接触孔和所述第二接触孔向所述第一掺杂区和所述第二掺杂区注入第一掺杂类型的掺杂剂，以增加所述第一掺杂区表面的掺杂浓度；在注入所述掺杂剂后，在所述第一接触孔和所述第二接触孔中填充导电材料以形成导电插塞，其中，在无需增加掩膜的情况下，通过控制所述第一掺杂剂的掺杂浓度减小其对所述第二掺杂区表面离子的影响。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于矽力杰半导体技术（杭州）有限公司，未经矽力杰半导体技术（杭州）有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201810635997.6/，转载请声明来源钻瓜专利网。
- 上一篇：一种隔离结构及其制造方法
- 下一篇：一种背照式CMOS感光器件单片化方法
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
