[发明专利]集成电路存储器及其制备方法、半导体器件

摘要

本发明提供一种集成电路存储器及其形成方法、半导体器件，所述方法包括在基底上形成第一间隔材料层，并刻蚀形成多个第一开口，每一第一开口暴露出两个相邻的位线接触区以及两个位线接触区之间的字线，形成阻挡层在第一开口的底部及侧壁，并部分填充导电层在第一开口内以形成第二开口，填充绝缘材料层在第二开口内，并刻蚀形成第三开口，以剩余的绝缘层为掩膜刻蚀导电层和阻挡层，形成暴露字线的通孔，填充第二间隔材料层在通孔内，形成多条位线，位线包括导电层及阻挡层，导电层的底部经由阻挡层与位线接触电性连接，阻挡层还延伸覆盖于导电层位于所述第一间隔材料层的侧面，能够更好的防止位线金属扩散到位线接触，从而提高器件的性能。

主权项

1.一种集成电路存储器的制备方法，其特征在于，包括：提供一基底，所述基底中形成有多个有源区以及与所述有源区相交的多条字线，每一所述有源区上设置有一位线接触，所述位线接触位于相邻两条所述字线之间的所述基底上；形成一第一间隔材料层在所述基底上，所述第一间隔材料层覆盖所述字线与所述位线接触；刻蚀所述第一间隔材料层，以形成多个第一开口，每一所述第一开口暴露出相邻的两个位线接触以及位于所述相邻的两个位线接触之间的所述字线；形成一阻挡层在所述第一开口的底部及侧壁，并部分填充一导电层在所述第一开口内，以形成第二开口，所述导电层覆盖所述位线接触和所述字线；填充一绝缘材料层在所述第二开口内，所述绝缘材料层覆盖所述导电层，并刻蚀所述绝缘材料层至暴露出部分所述导电层，以形成第三开口，所述第三开口位于所述字线的正上方；以剩余的所述绝缘材料层为掩膜通过所述第三开口刻蚀所述导电层和所述阻挡层，以形成暴露所述字线的通孔；填充第二间隔材料层在所述通孔内，利用所述第二间隔材料层覆盖所述字线并隔离位于其两侧的导电层，其中位于所述第二间隔材料层两侧的所述导电层的底部经由所述阻挡层与所述位线接触电性连接，所述阻挡层还延伸覆盖于所述导电层位于所述第一间隔材料层的侧面，以构成所述集成电路存储器的位线。