[发明专利]半导体元件及其制作方法有效
| 申请号： | 201810706674.1 | 申请日： | 2018-07-02 |
| 公开（公告）号： | CN110676221B | 公开（公告）日： | 2022-04-19 |
| 发明（设计）人： | 苏郁珊;吴家伟;钟定邦 | 申请（专利权）人： | 联华电子股份有限公司;福建省晋华集成电路有限公司 |
| 主分类号： | H01L21/8242 | 分类号： | H01L21/8242;H01L27/108 |
| 代理公司： | 北京市柳沈律师事务所 11105 | 代理人： | 陈小雯 |
| 地址： | 中国台*** | 国省代码： | 台湾;71 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开一种制作半导体元件的方法，其主要先提供一基底，该基底上具有一存储器区以及一周边区，然后形成一第一凹槽以及一第二凹槽于存储器区的基底内，其中第二凹槽宽度大于第一凹槽宽度，接着形成一第一衬垫层、一第二衬垫层以及一第三衬垫层于第一凹槽以及第二凹槽内，进行一表面处理制作工艺以降低第三衬垫层的应力，之后再平坦化第三衬垫层、第二衬垫层以及第一衬垫层以形成一第一隔离结构以及一第二隔离结构。 | ||
| 搜索关键词： | 半导体 元件 及其 制作方法 | ||
【主权项】：
1.一种制作半导体元件的方法，包含：/n提供一基底，该基底上具有存储器区以及周边区；/n形成一第一凹槽以及一第二凹槽于该存储器区的该基底内，其中该第二凹槽宽度大于该第一凹槽宽度；/n形成一第一衬垫层、一第二衬垫层以及一第三衬垫层于该第一凹槽以及该第二凹槽内；/n进行一表面处理制作工艺以降低该第三衬垫层的应力；以及/n平坦化该第三衬垫层、该第二衬垫层以及该第一衬垫层以形成一第一隔离结构以及一第二隔离结构。/n
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于联华电子股份有限公司;福建省晋华集成电路有限公司，未经联华电子股份有限公司;福建省晋华集成电路有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201810706674.1/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
