[发明专利]用于可测试性设计的数据读取装置及数据读取方法在审
| 申请号： | 201810724123.8 | 申请日： | 2018-07-04 |
| 公开（公告）号： | CN110687438A | 公开（公告）日： | 2020-01-14 |
| 发明（设计）人： | 林哲民 | 申请（专利权）人： | 华邦电子股份有限公司 |
| 主分类号： | G01R31/319 | 分类号： | G01R31/319 |
| 代理公司： | 11205 北京同立钧成知识产权代理有限公司 | 代理人： | 马雯雯;臧建明 |
| 地址： | 中国台湾台*** | 国省代码： | 中国台湾;71 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供一种用于可测试性设计的数据读取装置及数据读取方法。数据读取装置包括缓冲器以及数据序列化电路。数据序列化电路接收时脉正缘触发信号、时脉负缘触发信号、触发遮罩信号与待测数据。数据序列化电路依据触发遮罩信号遮蔽时脉正缘触发信号与时脉负缘触发信号其中之一，并依据并未被遮蔽的时脉正缘触发信号或时脉负缘触发信号以将部分的待测数据提供至数据序列化电路的输出端以作为数据读取装置的输出信号。藉此，可增大待测数据的数据有效窗口。 | ||
| 搜索关键词： | 时脉 数据序列化 数据读取装置 负缘触发 正缘触发 电路 遮罩信号 触发 遮蔽 缓冲器 可测试性设计 输出信号 数据读取 数据提供 数据有效 输出端 | ||
【主权项】：
1.一种用于可测试性设计的数据读取装置，其特征在于，包括：/n缓冲器，用以暂存待测数据；以及/n数据序列化电路，耦接所述缓冲器，其中所述数据序列化电路接收时脉正缘触发信号、时脉负缘触发信号、触发遮罩信号与所述待测数据，/n其中，所述数据序列化电路依据所述触发遮罩信号以遮蔽所述时脉正缘触发信号与所述时脉负缘触发信号其中之一，并依据并未被遮蔽的所述时脉正缘触发信号或所述时脉负缘触发信号以将部分的所述待测数据提供至所述数据序列化电路的输出端以作为所述数据读取装置的输出信号。/n
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于华邦电子股份有限公司，未经华邦电子股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201810724123.8/，转载请声明来源钻瓜专利网。
- 上一篇：一种扫描测试压缩的优化方法
- 下一篇：高边驱动开关故障检测电路和故障检测方法
