[发明专利]半导体元件在审

专利信息
申请号: 201810749260.7 申请日: 2018-07-10
公开(公告)号: CN110581164A 公开(公告)日: 2019-12-17
发明(设计)人: 蔡政原 申请(专利权)人: 力智电子股份有限公司
主分类号: H01L29/06 分类号: H01L29/06
代理公司: 11234 中国商标专利事务所有限公司 代理人: 宋义兴
地址: 中国台湾新竹县*** 国省代码: 中国台湾;TW
权利要求书: 查看更多 说明书: 查看更多
摘要: 发明公开一种半导体元件,包括基底、静电放电保护多晶硅层、绝缘层、金属层、第一接触部及第二接触部。基底定义有栅极衬垫区。静电放电保护多晶硅层设置于基底的栅极衬垫区上方且与基底电性隔离。静电放电保护多晶硅层包括具有第一电性的第一掺杂区~第三掺杂区及具有第二电性的第四掺杂区。第一掺杂区位于栅极衬垫区周缘并连接第二掺杂区。第四掺杂区设置于第一掺杂区~第三掺杂区之间。金属层包括第一部分与第二部分,且两者之间设置有隔离部。第一接触部及第二接触部设置于绝缘层中,分别电性连接第一掺杂区与第一部分以及第三掺杂区与第二部分。本发明的半导体元件能更有效率地疏导静电放电电流并使静电放电电流的路径不过度集中。
搜索关键词: 掺杂区 静电放电保护 多晶硅层 栅极衬垫 基底 绝缘层 静电放电电流 半导体元件 金属层 电性 电性连接 基底电性 隔离部 隔离 疏导
【主权项】:
1.一种半导体元件,其特征在于,上述半导体元件包括:/n一基底,定义有一栅极衬垫区;/n一静电放电保护多晶硅层,设置于上述基底的上述栅极衬垫区上方且与上述基底电性隔离,上述静电放电保护多晶硅层包括:/n具有一第一电性的一第一掺杂区、一第二掺杂区及一第三掺杂区;以及/n具有一第二电性的一第四掺杂区,其中上述第一掺杂区位于上述栅极衬垫区周缘,上述第一掺杂区连接上述第二掺杂区,上述第四掺杂区设置于上述第一掺杂区、上述第二掺杂区及上述第三掺杂区之间;/n一第一绝缘层,设置于上述静电放电保护多晶硅层上方;/n一第一金属层,设置于上述第一绝缘层上方,上述第一金属层包括一第一部分与一第二部分,且一隔离部设置于上述第一部分与上述第二部分之间;以及/n一第一接触部及一第二接触部,设置于上述第一绝缘层中,且穿透上述第一绝缘层,上述第一接触部电性连接上述第一掺杂区与上述第一金属层的上述第一部分,上述第二接触部电性连接上述第三掺杂区与上述第一金属层的上述第二部分。/n
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于力智电子股份有限公司,未经力智电子股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201810749260.7/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top