[发明专利]环形先进先出缓冲器及数据传输接口、系统、方法有效
| 申请号： | 201810751982.6 | 申请日： | 2018-07-10 |
| 公开（公告）号： | CN109062538B | 公开（公告）日： | 2020-11-20 |
| 发明（设计）人： | 梁岩;吴卿乐;谢治中 | 申请（专利权）人： | 豪威科技（上海）有限公司 |
| 主分类号： | G06F5/06 | 分类号： | G06F5/06;G06F5/10 |
| 代理公司： | 上海思微知识产权代理事务所(普通合伙) 31237 | 代理人： | 智云 |
| 地址： | 201210 上海市*** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供一种环形先进先出缓冲器(FIFO)及数据传输接口、系统、方法，通过同步电路将写指针和读指针的比较结果同步特定数量的时钟信号周期，能够实现不同时钟域之间的数据传输,且在FIFO的深度相同的情况下，能够增大环形先进先出缓冲器的Jitter裕度，提高环形先进先出缓冲器抗噪声的能力。进一步的，所述同步电路将写指针和读指针的比较结果同步(M/2‑0.5)个时钟信号周期，使环形先进先出缓冲器在读空和读满时均有(M/2‑1.5)个时钟信号周期的Jitter裕度，其中M为FIFO的深度。当FIFO深度为4时,本发明适合DDR的应用，能在最小硬件资源消耗下获得空和满均为0.5个时钟信号周期的Jitter裕度。 | ||
| 搜索关键词： | 环形 先进 缓冲器 数据传输 接口 系统 方法 | ||
【主权项】：
1.一种环形先进先出缓冲器，其特征在于，包括：读指针、写指针、数据缓存区域以及同步电路；其中，所述读指针和所述写指针分别指向所述数据缓存区域中相应的存储地址；所述同步电路接入一周期性的时钟信号，并用于比较所述写指针和所述读指针，并将所述写指针和所述读指针的比较结果同步指定个数的所述时钟信号周期，以控制所述数据缓存区域中数据的读取。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于豪威科技（上海）有限公司，未经豪威科技（上海）有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201810751982.6/，转载请声明来源钻瓜专利网。
