[发明专利]一种高增益高线性度的动态残差放大器电路

摘要

一种高增益高线性度的动态残差放大器电路，属于模拟集成电路技术领域。包括电压自举模块、残差放大器主体模块和共模电压检测模块，电压自举模块用于将电源电压抬升为自举电压；残差放大器主体模块在复位时接收自举电压，使残差放大器的差分输出信号充电到自举电压，在放大相时，输入对管对差分输出信号放电，由于放电电流大小不同而实现电压放大；共模电压检测模块用于检测残差放大器主体模块的输出共模电压，并与标准共模信号比较，当输出共模电压放电到标准共模信号时关断放大器放电通路，从而稳定放大器输出，实现输出电压的放大。本发明提出的动态残差放大器在低电源电压供电条件下，增大了输出信号摆幅，实现了放大器的高增益和高线性度。

主权项

1.一种高增益高线性度的动态残差放大器电路，其特征在于，包括电压自举模块(401)、残差放大器主体模块(402)和共模电压检测模块(403)；所述电压自举模块(401)的输入端连接电源电压(VDD)，其输出端输出自举电压(VDDB)；所述残差放大器主体模块(402)包括第一PMOS管(M7)、第二PMOS管(M8)、第三PMOS管(M9)、第一NMOS管(M3)、第二NMOS管(M4)、第三NMOS管(M5)和第四NMOS管(M6)，第一NMOS管(M3)的栅极作为所述动态残差放大器电路的正向输入端，其漏极连接第一PMOS管(M7)的漏极并作为所述动态残差放大器电路的负向输出端，其源极连接第二NMOS管(M4)的源极和第三NMOS管(M5)的漏极；第二NMOS管(M4)的栅极作为所述动态残差放大器电路的负向输入端，其漏极连接第三PMOS管(M9)的漏极并作为所述动态残差放大器电路的正向输出端；第四NMOS管(M6)的栅极连接第一时钟信号(Clk)，其漏极连接第三NMOS管(M5)的源极，其源极接地；第一PMOS管(M7)、第二PMOS管(M8)和第三PMOS管(M9)的栅极都连接所述第一时钟信号(Clk)，其源极都连接所述自举电压(VDDB)；所述共模电压检测模块(403)包括比较器、第三电容(C3)和第四电容(C4)，第三电容(C3)和第四电容(C4)串联并连接在所述动态残差放大器电路的正向输出端和负向输出端之间，其串联点连接第二PMOS管(M8)的漏极和比较器的正向输入端；比较器的负向输入端连接标准共模信号(Vb)，其输出端连接第三NMOS管(M5)的栅极。