[发明专利]利用埋置绝缘层作为栅极介电质的高压晶体管在审
| 申请号： | 201810756784.9 | 申请日： | 2018-07-11 |
| 公开（公告）号： | CN109256419A | 公开（公告）日： | 2019-01-22 |
| 发明（设计）人： | 艾略特·约翰·史密斯;陈倪尔 | 申请（专利权）人： | 格芯公司 |
| 主分类号： | H01L29/423 | 分类号： | H01L29/423;H01L29/78;H01L21/336;H01L21/28 |
| 代理公司： | 北京戈程知识产权代理有限公司 11314 | 代理人： | 程伟;王锦阳 |
| 地址： | 英属开曼群*** | 国省代码： | 开曼群岛;KY |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明涉及利用埋置绝缘层作为栅极介电质的高压晶体管，通过使用SOI架构的埋置绝缘材料作为栅极介电材料，而可以位于该埋置绝缘层下方的掺杂半导体区的形式设置栅极电极材料，基于成熟的CMOS技术可形成高压晶体管。该高压晶体管可基于形成复杂全耗尽SOI晶体管的流程以高制程兼容性形成，其中，在一些示例实施例中，也可将该高压晶体管设为全耗尽晶体管配置。 | ||
| 搜索关键词： | 高压晶体管 埋置绝缘层 栅极介电质 耗尽 掺杂半导体区 栅极电极材料 栅极介电材料 晶体管配置 绝缘材料 兼容性 埋置 制程 架构 成熟 | ||
【主权项】：
1.一种半导体装置，包括：沟道区，位于半导体层中；漏区与源区，位于该半导体层上，以横向连接该沟道区；埋置绝缘层，包括位于该沟道区下方的一部分；以及掺杂区，位于该埋置绝缘层下方并与栅极接触区连接，该埋置绝缘层的该部分及该掺杂区形成晶体管元件的栅极电极结构。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于格芯公司，未经格芯公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201810756784.9/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
