[发明专利]一种改善SOI工艺中混合结构边缘凸起的方法在审
| 申请号： | 201810818673.6 | 申请日： | 2018-07-24 |
| 公开（公告）号： | CN109087855A | 公开（公告）日： | 2018-12-25 |
| 发明（设计）人： | 黄琴;刘人华;王昌锋;廖端泉;田明;曹永峰;孙亚宾;李小进;石艳玲 | 申请（专利权）人： | 华东师范大学;上海华力微电子有限公司 |
| 主分类号： | H01L21/3065 | 分类号： | H01L21/3065;H01L21/3105 |
| 代理公司： | 上海蓝迪专利商标事务所(普通合伙) 31215 | 代理人： | 徐筱梅;张翔 |
| 地址： | 200241 *** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种改善SOI工艺中混合结构边缘凸起的方法，其特点是SiN掩蔽下刻蚀形成U形槽后，采用对硅/二氧化硅具有高选择比的气氛用等离子体刻蚀工艺对混合结构的边缘凸起进行横向刻蚀，使横向刻蚀掉的侧壁硅厚度恰好与后期外延生长时间内长出来的侧壁硅厚度相等后再进行硅外延生长，使外延硅边缘与SOI硅片表面平齐。本发明与现有技术相比具有工艺简单，制作方便，有效降低了混合结构边缘与SOI的阶高，堆叠栅平整，较好的解决了硅外延生长时横向生长与纵向生长同时存在引起的边缘凸起问题，进一步提高了选择性埋氧器件的性能。 | ||
| 搜索关键词： | 边缘凸起 混合结构 横向刻蚀 侧壁硅 硅外延 掩蔽 等离子体刻蚀 表面平齐 二氧化硅 高选择比 横向生长 厚度相等 外延生长 制作方便 纵向生长 生长 堆叠栅 外延硅 阶高 刻蚀 埋氧 平整 | ||
【主权项】：
1.一种改善SOI工艺中混合结构边缘凸起的方法，包括在SOI硅片上淀积SiN薄膜，以及在SiN掩蔽下刻蚀形成U形槽后进行硅外延生长，其特征在于SiN掩蔽下刻蚀形成U形槽后，采用对硅/二氧化硅具有高选择比的气氛用等离子体刻蚀工艺对混合结构的边缘凸起进行横向刻蚀，使横向刻蚀掉的侧壁硅厚度恰好与后期外延生长时间内长出来的侧壁硅厚度相等后再进行硅外延生长，使外延硅边缘与SOI硅片表面平齐。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于华东师范大学;上海华力微电子有限公司，未经华东师范大学;上海华力微电子有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201810818673.6/，转载请声明来源钻瓜专利网。
- 上一篇：对膜进行蚀刻的方法
- 下一篇：一种芯片加工用刻蚀装置
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
