[发明专利]一种同步触发脉冲信号再生装置及其运行方法有效

专利信息
申请号: 201810864990.1 申请日: 2018-08-01
公开(公告)号: CN108647173B 公开(公告)日: 2023-08-01
发明(设计)人: 王航;陈峰;许党朋;赵灏;吕宏伟;眭明;韦佳天;谢征;田小程;张新立;杨小亮 申请(专利权)人: 中国电子科技集团公司第三十四研究所
主分类号: G06F13/40 分类号: G06F13/40
代理公司: 桂林市持衡专利商标事务所有限公司 45107 代理人: 欧阳波
地址: 541004 广西壮*** 国省代码: 广西;45
权利要求书: 查看更多 说明书: 查看更多
摘要: 发明为一种同步触发脉冲信号再生装置及其运行方法,本装置包括基准时钟生成模块、时间间隔测量模块、输入延时调节模块、输出延时调节模块和FPGA模块。其运行方法为基准时钟生成模块跟踪、锁定输入时钟信号,生成系统时钟信号,时间间隔测量模块测量基准时钟信号与外部同步触发信号的时间差,计算延时控制量,FPGA模块根据延时控制量调节输入延时调节模块的延时值,本发明将同步触发脉冲信号再生,输出多路同步触发脉冲信号,其重复频率、脉宽、延时独立可调,确保每次上电后输出的同步触发脉冲信号与输入脉冲信号间的相位差小于200ps,提高延时调节分辨率,减小输出与输入同步触发脉冲信号之间的时间抖动。
搜索关键词: 一种 同步 触发 脉冲 信号 再生 装置 及其 运行 方法
【主权项】:
1.一种同步触发脉冲信号再生装置,包括基准时钟生成模块和FPGA模块,其特征在于:还包括时间间隔测量模块、输入延时调节模块和输出延时调节模块;外部时钟信号输入至基准时钟生成模块,基准时钟生成模块的输出连接至输入延时调节模块,输入延时调节模块的输出连接至FPGA通用IO脚,输入的同步触发信号连接至FPGA模块通用IO脚,时间间隔测量模块也与FPGA的通用IO脚相连接;另外FPGA模块的同步串行接口分别连接至时间间隔测量模块、输入延时调节模块和输出延时调节模块;FPGA模块输出的多路同步触发脉冲信号经输出延时调节模块的调节后为本装置输出的多路同步触发脉冲信号;所述的外部时钟信号是2kHz~710MHz的时钟频率信号;所述的基准时钟生成模块跟踪、锁定外部输入的时钟信号并生成系统时钟信号,其系统时钟信号输入所连接的输入延时调节模块;所述的输入延时调节模块的延时调节分辨率为皮秒级,调节系统时钟信号得到基准时钟信号输入所述的FPGA模块;所述的时间间隔测量模块的时间间隔测量为纳秒级,测量精度高于100皮秒;所述的输出延时调节模块的延时调节分辨率为百皮秒级。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中国电子科技集团公司第三十四研究所,未经中国电子科技集团公司第三十四研究所许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201810864990.1/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top