[发明专利]一种用于安全芯片中非易失性存储器的加密方法和装置

摘要

本发明提供了一种用于安全芯片中非易失性存储器的加密方法和装置。所述用于安全芯片中非易失性存储器的加密装置包括主设备、总线、加密电路和非易失性存储器，加密电路包括四个轮加密电路和一个加密顺序生成器，每个轮加密电路分为五层轮加密单元，每一层轮加密单元均包括密钥加运算单元、非线性运算单元、线性运算单元和置换运算单元四个组件；轮加密电路执行加密时，首先由第一轮加密电路开始执行加密，其余的轮加密电路依顺序依次加密，加密处理完成后的密文输入到非易失性存储器，完成加密过程。本发明利用2～4轮的对称算法结构，在较小轮数内提高加密强度和速度；同时，该加密方法包含了非线性的掩码变换方法，保证数据搬移全程无明文。

主权项

1.一种用于安全芯片中非易失性存储器加密装置，所述加密装置包括主设备、总线和非易失性存储器，其特征在于，所述加密装置还包括加密电路，加密电路包括四个轮加密电路和一个加密顺序生成器，四个轮加密电路分为第一轮加密电路，第二轮加密电路，第三轮加密电路和第四轮加密电路，并依顺序依次连接，加密顺序生成器分别连接四个轮加密电路；每个轮加密电路分为五层轮加密单元，五层轮加密单元分别为第一层轮加密单元、第二层轮加密单元、第三层轮加密单元、第四层轮加密单元和第五层轮加密单元，每一层轮加密单元均包括密钥加运算单元、非线性运算单元、线性运算单元和置换运算单元四个组件；/n所述加密装置执行加密时，输入数据经过主设备，并通过总线后变成总线数据，将总线数据输入到加密电路，经过处理变成总线掩码，总线掩码输入到轮加密电路中的第一层轮加密单元，第一层轮加密单元中的密钥加运算单元和非线性运算单元包含掩码运算，并执行总线掩码的非线性变换，同时，轮加密电路根据外部输入的加密密钥的低位来选择本轮轮加密电路的五层轮加密单元中每一层轮加密单元的组件，且每一层轮加密单元中的密钥加运算单元、非线性运算单元、线性运算单元和置换运算单元，按加密顺序生成器的输出的数值执行加密顺序，且每一层轮加密单元执行加密时，只有其中的一个组件生效，且每一层轮加密单元必须包含一个密钥加运算单元和一个非线性运算单元执行加密，轮加密电路执行加密时，首先由第一轮加密电路开始执行加密，第二轮加密电路，第三轮加密电路和第四轮加密电路依顺序依次执行加密，加密处理完成后，第四轮加密电路将加密后输出的密文输入到非易失性存储器，完成加密过程。/n