[发明专利]半导体封装有效
| 申请号： | 201810885150.3 | 申请日： | 2018-08-06 |
| 公开（公告）号： | CN109524349B | 公开（公告）日： | 2023-07-04 |
| 发明（设计）人： | 松本学;村上克也;谷本亮 | 申请（专利权）人： | 铠侠股份有限公司 |
| 主分类号： | H01L21/768 | 分类号： | H01L21/768;H10B41/00;H10B43/00;H10B63/00 |
| 代理公司： | 北京律盟知识产权代理有限责任公司 11287 | 代理人： | 杨林勳 |
| 地址： | 日本*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 实施方式提供一种能够谋求小型化的半导体封装。实施方式的半导体封装具备衬底、多个半导体存储器芯片、控制器芯片及密封树脂部。所述多个半导体存储器芯片在所述衬底的厚度方向上积层。所述控制器芯片配置在所述衬底与所述多个半导体存储器芯片之间、或者相对于所述多个半导体存储器芯片而与所述衬底相反的侧。所述密封树脂部将所述多个半导体存储器芯片与所述控制器芯片密封。所述多个半导体存储器芯片具有至少1个贯通电极，所述至少1个贯通电极在所述衬底的厚度方向贯通所述多个半导体存储器芯片中包含的1个以上的半导体存储器芯片而连接于所述控制器芯片。 | ||
| 搜索关键词： | 半导体 封装 | ||
【主权项】：
1.一种半导体封装，其特征在于具备：衬底；多个半导体存储器芯片，在所述衬底的厚度方向上积层；控制器芯片，配置在所述衬底与所述多个半导体存储器芯片之间、或者相对于所述多个半导体存储器芯片而与所述衬底相反的侧；以及密封树脂部，将所述多个半导体存储器芯片与所述控制器芯片密封；且所述多个半导体存储器芯片具有至少1个贯通电极，所述至少1个贯通电极在所述衬底的厚度方向贯通所述多个半导体存储器芯片中包含的1个以上的半导体存储器芯片而连接于所述控制器芯片。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于铠侠股份有限公司，未经铠侠股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201810885150.3/，转载请声明来源钻瓜专利网。
- 上一篇：基本规则区域中的完全对准的过孔
- 下一篇：显示基板及其制作方法、显示装置
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
