[发明专利]半导体器件及其制造方法有效

专利信息
申请号: 201810886896.6 申请日: 2018-08-06
公开(公告)号: CN109390387B 公开(公告)日: 2023-04-14
发明(设计)人: 吉田芳规;可知刚 申请(专利权)人: 瑞萨电子株式会社
主分类号: H01L29/06 分类号: H01L29/06;H01L29/78;H01L21/336
代理公司: 北京市金杜律师事务所 11256 代理人: 李辉;吕世磊
地址: 日本*** 国省代码: 暂无信息
权利要求书: 查看更多 说明书: 查看更多
摘要: 本公开的实施例涉及半导体器件及其制造方法。根据超结结构中的热处理,半导体衬底容易因形成在深沟槽内的绝缘膜的收缩而翘曲。为了解决上述问题,在半导体器件中,元件区域和端子区域被限定在半导体衬底的一个主表面上。端子区域被布置为围绕元件区域。在端子区域中,多个埋置绝缘体以穿透n型扩散层和n型柱层并且到达n型外延层的方式从半导体衬底的主表面形成。埋置绝缘体形成在深沟槽内。多个埋置绝缘体布置为彼此相互相距一定距离呈岛状。
搜索关键词: 半导体器件 及其 制造 方法
【主权项】:
1.一种半导体器件,包括:半导体衬底,包括第一主表面和第二主表面,所述半导体衬底设置有在所述第二主表面一侧的第一导电类型的衬底和与所述衬底接触的第二导电类型的半导体层;元件区域,限定在所述半导体衬底的所述第一主衬底一侧;半导体元件,形成在所述元件区域中以在所述第一主表面与所述第二主表面之间传导电流;端子区域,限定在所述半导体衬底的所述第一主表面一侧并且被布置为围绕所述元件区域;所述第一导电类型的第一区域,形成在所述端子区域中以从所述第一主表面到达所述衬底;多个第一埋置绝缘体,形成在所述端子区域中以从所述第一主表面到达第一深度;以及具有第一掺杂剂浓度的所述第二导电类型的第一柱层,所述第一柱层被形成为与所述第一区域和相应的第一埋置绝缘体接触,其中所述第一埋置绝缘体布置为彼此相互相距一定距离呈岛状。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于瑞萨电子株式会社,未经瑞萨电子株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201810886896.6/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top