[发明专利]半导体结构的制造方法在审
| 申请号： | 201810902633.X | 申请日： | 2018-08-09 |
| 公开（公告）号： | CN110223953A | 公开（公告）日： | 2019-09-10 |
| 发明（设计）人： | 李雅惠;朱立伟;廖祐祥;黄鸿仪;张志维;苏庆煌 | 申请（专利权）人： | 台湾积体电路制造股份有限公司 |
| 主分类号： | H01L21/768 | 分类号： | H01L21/768 |
| 代理公司： | 隆天知识产权代理有限公司 72003 | 代理人： | 黄艳 |
| 地址： | 中国台*** | 国省代码： | 中国台湾;71 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种半导体装置的形成方法，包含形成介电堆叠于基底上方，并在介电堆叠中图案化接触区，接触区具有多个侧部及露出基底的底部。此方法亦包含形成介电阻障层于接触区中以覆盖这些侧部，以及形成导电阻挡层以覆盖介电阻障层、介电堆叠以及接触区的底部。此方法可包含形成导电层于导电阻挡层上方，以及形成导电阻障层于导电层上方。此方法还可包含形成硅化区于导电层下方的基底中。 | ||
| 搜索关键词： | 接触区 介电堆叠 导电层 基底 导电阻挡层 介电阻障层 半导体结构 半导体装置 导电阻障层 硅化区 图案化 覆盖 制造 | ||
【主权项】：
1.一种半导体结构的制造方法，包括：形成一介电堆叠于一基底上方，并在该介电堆叠中图案化一接触区，该接触区延伸进入该基底且具有多个侧部及一露出该基底的底部；形成一介电阻障层于该接触区中以覆盖该接触区的所述多个侧部；形成一导电阻挡层以覆盖该介电阻障层、该介电堆叠以及该接触区的该底部；形成一导电层于该导电阻挡层上方；形成一导电阻障层于该导电层上方；以及形成一硅化物区于该导电层下方的该基底中。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于台湾积体电路制造股份有限公司，未经台湾积体电路制造股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201810902633.X/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
