[发明专利]一种动态随机存储器结构及其形成方法

摘要

本发明涉及半导体生产领域，公开了一种动态随机存储器结构，包括具有位元线和字元线的半导体衬底、位于所述位元线的两侧以及所述字元线间隔的区域的上方的插塞孔以及设置于所述插塞孔的两侧的复合电介质层，所述复合电介质层包括第一位线间隔层、第二位线间隔层以及位于所述第一位线间隔层和所述第二位线间隔层的空气间隔。该动态随机存储器结构中采用具有极低介电常数的空气作为电介质材料，从而减少电容连接线间的寄生电容，提高了该动态随机存储器的性能。

主权项

1.一种动态随机存储器结构的形成方法，其特征在于，包括：提供一已制备有位元线(10)和字元线(12)的半导体衬底(13)，所述位元线(10)包括突出在所述半导体衬底(13)上的位线导体(16)和在所述位线导体(16)上的位线屏蔽(18)，所述半导体衬底(13)的上表面在所述位元线(10)之间填充有第一牺牲层(17)；在所述第一牺牲层(17)中形成隔离孔(20)，所述隔离孔(20)的底部至少延伸至位于所述半导体衬底(13)上的接触掩模层(19)，所述隔离孔(20)位于所述位元线(10)之间且对准在所述字元线(12)的位置上；在所述隔离孔(20)中填充插塞隔离墙(21)；将剩余的所述第一牺牲层(17)去除，以形成插塞孔(22)，使所述插塞孔(22)阵列配置在所述半导体衬底(13)上；在所述插塞孔(22)的底部、侧壁以及相邻的所述插塞孔(22)间的所述插塞隔离墙(21)的顶部沉积第一位线间隔层(23)，并在所述第一位线间隔层(23)的表面沉积第二牺牲层(24)；去除在所述插塞孔(22)的底部、所述插塞隔离墙(21)的顶部的所述第一位线间隔层(23)和所述第二牺牲层(24)，保留在所述插塞孔(22)的侧壁的所述第一位线间隔层(23)和所述第二牺牲层(24)；在所述插塞孔(22)的底部、所述插塞隔离墙(21)的顶部以及所述第二牺牲层(24)的表面沉积第二位线间隔层(25)；去除在所述插塞孔(22)的底部、所述插塞隔离墙(21)的顶部的所述第二位线间隔层(25)，更向下刻蚀所述接触掩模层(19)使得所述插塞孔(22)连通至所述半导体衬底(13)，保留在所述插塞孔(22)的侧壁的所述第二位线间隔层(25)，所述第二牺牲层(24)具有显露且夹设在所述第一位线间隔层(23)和所述第二位线间隔层(25)之间的上端面(24A)；在所述插塞孔(22)中形成第一插塞(26)，所述第一插塞(26)的上表面的高度低于所述位线屏蔽(18)的上表面的高度；在所述第一插塞(26)上形成插塞层(27)，所述插塞层(27)的上表面的高度高于所述位线屏蔽(18)的上表面的高度；局部去除所述插塞层(27)以再次裸露出所述第二牺牲层(24)的上端面(24A)，并使形成所述插塞层(27)单离成多个在所述第一插塞(26)上的第二插塞(27A)；去除所述第二牺牲层(24)，以形成位于所述第一位线间隔层(23)和所述第二位线间隔层(25)之间的空气间隔(28)；在所述第一位线间隔层(23)和所述第二位线间隔层(25)上覆盖一层遮盖层(29)，以气密封闭所述空气间隔(28)。