[发明专利]形成晶体管的方法、衬底图案化的方法及晶体管有效
申请号: | 201810939973.X | 申请日: | 2015-09-29 |
公开(公告)号: | CN109065448B | 公开(公告)日: | 2023-04-28 |
发明(设计)人: | P·C·布兰特;F·J·桑托斯罗德里奎兹;A·R·斯特格纳 | 申请(专利权)人: | 英飞凌科技股份有限公司 |
主分类号: | H01L21/28 | 分类号: | H01L21/28;H01L21/336;H01L29/423;H01L29/739;H01L21/331;H01L29/78 |
代理公司: | 北京市金杜律师事务所 11256 | 代理人: | 郑立柱;姚杰 |
地址: | 德国诺伊*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本公开的实施例涉及形成晶体管的方法、衬底图案化的方法及晶体管。一种形成包括栅极电极的晶体管的方法,包括:在半导体衬底(100)之上形成牺牲层(140),在牺牲层(140)之上形成图案层(150),将图案层(150)图案化为经图案化的结构,形成与经图案化的结构的侧壁相邻的间隔物(160),去除经图案化的结构,使用间隔物(160)作为蚀刻掩模蚀刻穿过牺牲层(140)并蚀刻到半导体衬底(100)中,从而在半导体衬底(100)中形成沟槽,将导电材料(210)填充到半导体衬底(100)中的沟槽中以形成栅极电极。 | ||
搜索关键词: | 形成 晶体管 方法 衬底 图案 | ||
【主权项】:
1.一种形成包括栅极电极的晶体管的方法,包括:在半导体衬底(100)之上形成硬掩模层(120,130);对所述硬掩模层(120,130)进行图案化以形成硬掩模部分(109);蚀刻穿过所述硬掩模部分(109)到所述半导体衬底(100)中,从而在所述半导体衬底(100)中形成沟槽(105),其中半导体台面由所述沟槽中的相邻沟槽限定;将填充材料(105,210,215)填充到所述半导体衬底(100)中的所述沟槽(105)中,以使所述硬掩模部分(109)的顶部部分暴露,从而所述填充材料包括用于形成所述栅极电极(310)的导电材料(210);选择性地部分移除所述硬掩模部分至所述填充材料,以限定在所述平导体衬底中的所述半导体台面的至少一个半导体台面之上的第一开口,同时使所述硬掩模部分的部分保留在所述半导体衬底之上。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于英飞凌科技股份有限公司,未经英飞凌科技股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201810939973.X/,转载请声明来源钻瓜专利网。
- 上一篇:一种功率器件芯片及其制造方法
- 下一篇:外延结构的减薄方法
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造