[发明专利]SRAM存储单元在审
| 申请号： | 201810952092.1 | 申请日： | 2018-08-21 |
| 公开（公告）号： | CN109102833A | 公开（公告）日： | 2018-12-28 |
| 发明（设计）人： | 蒋建伟 | 申请（专利权）人： | 上海华虹宏力半导体制造有限公司 |
| 主分类号： | G11C16/04 | 分类号： | G11C16/04;G11C16/10;G11C16/26 |
| 代理公司： | 上海浦一知识产权代理有限公司 31211 | 代理人： | 戴广志 |
| 地址： | 201203 上海市浦东*** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种SRAM存储单元，由两组P型交叉耦合锁存器结构和两组N型交叉耦合锁存器结构以及四个N型传输管组成。本发明既能实现抗软错误功能，又能在近阈值电压下工作。 | ||
| 搜索关键词： | 交叉耦合锁存器 两组 近阈值电压 错误功能 传输管 | ||
【主权项】：
1.一种SRAM存储单元，其特征在于：由两组P型交叉耦合锁存器结构和两组N型交叉耦合锁存器结构以及四个N型传输管组成；第一PMOS晶体管的源极和第二PMOS晶体管的源极与电源电压端VDD相连接，第一PMOS晶体管的栅极与第二PMOS晶体管的漏极相连接，其连接的节点记为Q,第二PMOS晶体管的栅极与第一PMOS晶体管的漏极相连接，其连接的节点记为A，形成第一组P型交叉耦合锁存器结构；第三PMOS晶体管的源极和第四PMOS晶体管的源极与电源电压端VDD相连接，第三PMOS晶体管的栅极与第四PMOS晶体管的漏极相连接，其连接的节点记为B,第四PMOS晶体管的栅极与第三PMOS晶体管的漏极相连接，其连接的节点记为QN，形成第二组P型交叉耦合锁存器结构；第二NMOS晶体管的漏极和第三NMOS晶体管的栅极与节点Q相连接，第三NMOS晶体管的漏极和第二NMOS晶体管的栅极与节点QN相连接，第二NMOS晶体管的源极和第三NMOS晶体管的源极接地，形成第一组N型交叉耦合锁存器结构；第一NMOS晶体管的漏极和第四NMOS晶体管的栅极与节点A相连接，第四NMOS晶体管的漏极和第一NMOS晶体管的栅极与节点B相连接，第一NMOS晶体管的源极和第四NMOS晶体管的源极接地，形成第二组N型交叉耦合锁存器结构；第五NMOS晶体管的漏极与位线BL相连接，其栅极与字线WL相连接，其源极与节点Q相连接；第六NMOS晶体管的漏极与位线BLB相连接，其栅极与字线WL相连接，其源极与节点QN相连接；第七NMOS晶体管的漏极与位线BL相连接，其栅极与字线WL相连接，其源极与节点B相连接，第八NMOS晶体管的漏极与位线BLB相连接，其栅极与字线WL相连接，其源极与节点A相连接，第五～第八NMOS晶体管为传输管。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于上海华虹宏力半导体制造有限公司，未经上海华虹宏力半导体制造有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201810952092.1/，转载请声明来源钻瓜专利网。
