[发明专利]一种槽栅超结器件

摘要

本发明设计功率半导体技术，特别涉及一种槽栅DMOS器件。本发明的特征在于：基于传统槽栅超结器件结构，在第一导电类型半导体柱区中引入采用窄禁带第一导电类型半导体区，并在窄禁带第一导电类型半导体区中靠近第二导电类型半导体柱区的侧面引入宽禁带第一导电类型半导体区，通过上述措施，能够有效改变槽栅超结器件发生雪崩击穿时的雪崩击穿电流路径，使雪崩击穿电流远离重掺杂第一导电类型半导体源区下方的第二导电类型半导体体区，从而有效避免寄生BJT的开启，提高槽栅超结器件在非箝位电感负载应用中的可靠性(即抗UIS失效能力)。

主权项

1.一种槽栅超结器件，包括从下至上依次层叠设置的金属化漏极(1)、第一导电类型半导体衬底(2)、漂移区、金属化源极(10)；所述漂移区的上部具有槽型栅电极(5)，所述槽型栅电极(5)的侧面和底部被栅氧化层(6)包围，所述槽型栅电极(5)的两侧分别具有一个第二导电类型半导体体区(8)，所述第二导电类型半导体体区(8)与槽型栅电极(5)通过栅氧化层(6)隔离，所述第二导电类型半导体体区(8)中具有重掺杂第一导电类型半导体源区(7)和重掺杂第一导电类型半导体接触区(9)，且第一导电类型半导体源区(7)与栅氧化层(6)接触；所述金属化源极(10)的两端向下延伸进入第二导电类型半导体体区(8)形成槽型金属化源极结构，所述重掺杂第一导电类型半导体接触区(9)位于金属化源极(10)两端槽型的底部并相接触；漂移区的中部具有第二导电类型半导体柱区(3)和第一导电类型半导体柱区(4)，第一导电类型半导体柱区(4)位于第二导电类型半导体柱区(3)的两侧，且所述第二导电类型半导体柱区(3)位于槽型栅电极(5)的正下方，所述第二导电类型半导体柱区(3)的横向宽度不超过槽型栅电极(5)的横向宽度，其特征在于：所述第一导电类型半导体柱区(4)中具有窄禁带第一导电类型半导体区(41)和宽禁带第一导电类型半导体区(42)，所述宽禁带第一导电类型半导体区(42)位于第二导电类型半导体体区(8)的下表面与第二导电类型半导体柱区(3)之间，且宽禁带第一导电类型半导体区(42)的横向宽度不小于重掺杂第一导电类型半导体源区(7)的横向宽度，宽禁带第一导电类型半导体区(42)的一个侧面与底面和窄禁带第一导电类型半导体区(41)接触。