[发明专利]一种便于芯片测试的集成电路版图结构

摘要

本发明提供一种便于芯片测试的集成电路版图结构，包括一个可供切割的金属连接体103、预置金属层和预置顶层金属层，预置顶层金属层和预置金属层间具有导通预置顶层金属层与预置金属层的金属连接线，而该金属连接线包括主信号线与预设数量的待验证测试信号线；所述待验证测试信号线所在的预置顶层金属层105与金属连接体103的一端与存在物理接触，所述主信号线所在的预置顶层金属层101与金属连接体103的另一端与也存在物理接触，用于在聚焦离子束切割金属连接体103以结束待验证测试信号线A与所述主信号线的连接关系后，再通过聚焦离子束的实验方法连接到指定的新的所述待验证测试信号线所在的预置顶层金属层。

主权项

1.一种便于芯片测试的集成电路版图结构，包括预置金属层和预置顶层金属层，其中，预置金属层是所述集成电路版图结构中的金属互连层中除了预置顶层金属层之外的任意金属层；预置顶层金属层和预置金属层间具有导通预置顶层金属层与预置金属层的金属连接线，其特征在于，所述金属连接线包括主信号线与预设数量的待验证测试信号线；其中，主信号线所在的所述预置顶层金属层与预设数量的待验证测试信号线所在的所述预置顶层金属层分别位于不同位置；所述集成电路版图结构还包括一个可供切割的金属连接体，其中，该金属连接体是用于连接导通主信号和待验证测试信号的金属互连层；所述待验证测试信号线所在的预置顶层金属层与该金属连接体的一端与存在物理接触，所述主信号线所在的预置顶层金属层与该金属连接体的另一端与也存在物理接触，用于在聚焦离子束切割该金属连接体以结束所述待验证测试信号线与所述主信号线的连接关系后，再通过聚焦离子束的实验方法连接到指定的新的所述待验证测试信号线所在的预置顶层金属层。