[发明专利]半导体器件及其制作方法、半导体器件测试方法有效
申请号: | 201810989734.5 | 申请日: | 2018-08-28 |
公开(公告)号: | CN109166843B | 公开(公告)日: | 2020-09-11 |
发明(设计)人: | 胡杏 | 申请(专利权)人: | 武汉新芯集成电路制造有限公司 |
主分类号: | H01L23/544 | 分类号: | H01L23/544;H01L23/528;H01L21/768;H01L21/66 |
代理公司: | 上海思微知识产权代理事务所(普通合伙) 31237 | 代理人: | 屈蘅 |
地址: | 430205 湖北*** | 国省代码: | 湖北;42 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明提供了半导体器件及其制作方法、半导体器件测试方法,用作探测区的第二导电部巧妙设计于切割道内,不占用功能区,用作探测区的第二导电部与插塞上方的第一导电部位于同一层且相互错开,如此一来,在纵向上用作探测区的第二导电部正下方没有分布插塞,避免测试时因为探针用力过大损伤插塞。采用探针测试后,刻蚀去除探测窗口下方的第二导电部,从而将探针测试引起的凸起一并去除,解决了探针测试引起的凸起导致后续沉积薄膜较厚时引起的穿孔难度和沉积薄膜较薄时引起的凸起污染机台的问题。另外,由于用作探测区的第二导电部正下方没有分布插塞,可防止过刻蚀时损伤插塞。 | ||
搜索关键词: | 半导体器件 及其 制作方法 测试 方法 | ||
【主权项】:
1.一种半导体器件,其特征在于,包括:衬底,所述衬底具有功能区和切割道,位于所述功能区和切割道上的层间绝缘层和镶嵌在所述层间绝缘层中并用于引出测试信号的插塞;位于所述层间绝缘层上的导电层,所述导电层包括位于所述插塞上方且与所述插塞电连接的第一导电部、位于所述切割道上方且用作探测区的第二导电部以及连接所述第一导电部和第二导电部的连接部,所述第二导电部与所述第一导电部位于同一层且相互错开;以及位于所述导电层上的钝化层,所述钝化层中具有暴露所述第二导电部的探测窗口。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于武汉新芯集成电路制造有限公司,未经武汉新芯集成电路制造有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201810989734.5/,转载请声明来源钻瓜专利网。
- 上一篇:用于评估栅氧层TDDB极性差异的测试结构及测试方法
- 下一篇:一种微电子管芯