[发明专利]并发多位加法器有效
| 申请号： | 201811003832.3 | 申请日： | 2018-08-30 |
| 公开（公告）号： | CN109426483B | 公开（公告）日： | 2021-09-21 |
| 发明（设计）人： | M·拉泽 | 申请（专利权）人： | GSI科技公司 |
| 主分类号： | G06F7/501 | 分类号： | G06F7/501;G06F7/505 |
| 代理公司： | 永新专利商标代理有限公司 72002 | 代理人： | 王英;张立达 |
| 地址： | 美国加*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种系统包括非破坏性相联存储器阵列和预测器、选择器以及求和器。存储器阵列包括多个部分，每个部分包括按照行和列布置的单元，用于在部分j的同一列中存储来自第一多位数的位j和来自第二多位数的位j。所述预测器通常并发地预测每个所述部分中的多个进位输出值；并且所述选择器针对所有位选择经预测的进位输出值之一。所述求和器通常对于所有位使用经选择的进位输出值来并发地计算所述多位数的总和。 | ||
| 搜索关键词： | 并发 加法器 | ||
【主权项】：
1.一种用于相联存储器设备的方法，所述方法包括：在所述相联存储设备的存储器阵列的列中存储多对多位数，每对在一列中；将存储在所述列的每一列中的位分成组；在每一列中，在预测所有组的进位输入值是第一值的情况下，在每组内第一次并发执行行波进位，以提供所述组中每个位的第一预测进位输出值；在每一列中，在预测所有组的进位输入值是第二值的情况下，在每组内第二次并发执行行波进位，以提供所述组中每个位的第二预测进位输出值；以及在每一列中，根据前一组的实际进位输出来选择以下中的一个以提供最终进位输出：所述第一预测进位输出值和所述第二预测进位输出值。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于GSI科技公司，未经GSI科技公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201811003832.3/，转载请声明来源钻瓜专利网。
