[发明专利]一种一体化刻蚀方法有效
申请号: | 201811011770.0 | 申请日: | 2018-08-31 |
公开(公告)号: | CN109166813B | 公开(公告)日: | 2021-01-29 |
发明(设计)人: | 聂钰节;昂开渠;江旻;唐在峰 | 申请(专利权)人: | 上海华力微电子有限公司 |
主分类号: | H01L21/67 | 分类号: | H01L21/67;H01L21/768 |
代理公司: | 上海思微知识产权代理事务所(普通合伙) 31237 | 代理人: | 智云 |
地址: | 201203 上海市浦*** | 国省代码: | 上海;31 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明提供了一种一体化刻蚀方法,所述方法首先根据一体化刻蚀的基础刻蚀参数,量测在多个刻蚀时间下晶圆介质层被刻蚀的厚度,其次根据各所述刻蚀时间以及对应的各所述厚度建立一体化刻蚀程式;接着量测待加工晶圆介质层的厚度以获取厚度值,根据所述厚度值以及所述一体化刻蚀程式对所述一体化刻蚀的基础刻蚀参数进行修正;最后根据修正得到的一体化刻蚀的校准刻蚀参数对所述待加工晶圆进行刻蚀。由于所述一体化刻蚀的校准刻蚀参数中对部分介质层进行刻蚀步骤的刻蚀时间是根据介质层的实际厚度来进行实时调整的,很大程度上保证了刻蚀的精度故而不会对金属层过刻蚀从而达到提高通孔层和金属层之间接触电阻稳定性的目的。 | ||
搜索关键词: | 一种 一体化 刻蚀 方法 | ||
【主权项】:
1.一种一体化刻蚀方法,其特征在于,所述一体化刻蚀方法包括:根据一体化刻蚀的基础刻蚀参数,在多个刻蚀时间下对测试晶圆的介质层进行刻蚀,量测在各所述刻蚀时间下介质层被刻蚀的厚度;根据各所述刻蚀时间以及对应的各所述厚度建立一体化刻蚀程式并输入到先进工艺控制系统中;量测待加工晶圆的介质层的厚度以获取厚度值,所述先进工艺控制系统采集所述厚度值并根据所述厚度值以及所述一体化刻蚀程式对所述一体化刻蚀的基础刻蚀参数进行修正以得到一体化刻蚀的校准刻蚀参数;根据所述一体化刻蚀的校准刻蚀参数对所述待加工晶圆进行刻蚀。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于上海华力微电子有限公司,未经上海华力微电子有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201811011770.0/,转载请声明来源钻瓜专利网。
- 上一篇:控片及其制造方法和化学机械研磨缺陷的监测方法
- 下一篇:一种半导体处理装置
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造