[发明专利]针对PCIE进行SRIS模式选择的系统、方法和装置在审
| 申请号： | 201811030425.1 | 申请日： | 2018-09-05 |
| 公开（公告）号： | CN109634899A | 公开（公告）日： | 2019-04-16 |
| 发明（设计）人： | D·J·哈里曼;D·达斯夏尔马;D·S·弗勒利克;S·O·斯泰利 | 申请（专利权）人： | 英特尔公司 |
| 主分类号： | G06F13/42 | 分类号： | G06F13/42;G06F8/51 |
| 代理公司： | 永新专利商标代理有限公司 72002 | 代理人： | 刘瑜;王英 |
| 地址： | 美国加*** | 国省代码： | 美国;US |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 实施例的方面针对促进下游端口以具有独立扩频计时(SSC)的分离参考时钟(SRIS)模式操作的系统、方法和计算机程序产品。系统可以确定下游端口支持一个或多个SRIS选择机制；确定从下游端口到对应的上游端口的系统时钟配置，该对应的上游端口通过符合PCIe的链路连接到下游端口；在下游端口中设置SRIS模式；以及使用所确定的系统时钟配置跨链路从下游端口发送数据。 | ||
| 搜索关键词： | 下游端口 上游端口 系统时钟 计算机程序产品 方法和装置 参考时钟 链路连接 模式操作 模式选择 选择机制 下游端 扩频 链路 配置 计时 | ||
【主权项】：
1.一种用于操作上游组件的下游端口的方法，所述上游组件跨符合快速外围组件互连(PCIe)的链路连接到一个或多个下游组件，所述方法包括：确定所述下游端口支持一个或多个具有独立扩频计时(SSC)的分离参考时钟(SRIS)模式选择机制；确定从所述下游端口到对应的上游端口的系统时钟配置，所述对应的上游端口通过所述符合PCIe的链路连接到所述下游端口；在所述下游端口中设置SRIS模式；以及使用所确定的系统时钟配置跨所述链路从所述下游端口发送数据。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于英特尔公司，未经英特尔公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201811030425.1/，转载请声明来源钻瓜专利网。
