[发明专利]具有数据可靠性机制的存储系统及其操作方法在审

专利信息
申请号: 201811038646.3 申请日: 2018-09-06
公开(公告)号: CN109471808A 公开(公告)日: 2019-03-15
发明(设计)人: 张骁杰 申请(专利权)人: 希耐克斯实验室公司
主分类号: G06F12/02 分类号: G06F12/02;G06F11/07
代理公司: 北京市磐华律师事务所 11336 代理人: 高伟;赵楠
地址: 美国加利*** 国省代码: 美国;US
权利要求书: 查看更多 说明书: 查看更多
摘要: 一种存储系统,包括:控制处理器单元,配置成:对原始数据页的读取进行初始化,所述原始数据页包括可校正的错误;通过将所述可校正的错误校正为校正数据并将原始数据与所述校正数据进行比较,计算原始误码率(RBER)(EQ1),以及基于RBER(EQ1)计算校正模型特性;和非易失性存储阵列,所述非易失性存储阵列耦合至所述控制处理器单元,并且被配置成将经处理的数据页存储在具有所述原始数据页的物理块中;以及其中,所述控制处理器单元进一步被配置成将校正模型特性应用到位于所述物理块中的所述原始数据页。
搜索关键词: 原始数据 控制处理器单元 非易失性存储阵列 存储系统 校正模型 校正数据 物理块 校正 配置 读取 数据可靠性 原始误码率 错误校正 特性应用 耦合 初始化 数据页 存储
【主权项】:
1.一种存储系统,包括:控制处理器单元,配置成:对原始数据页的读取进行初始化,所述原始数据页具有可校正的错误;通过将所述可校正的错误校正为校正数据并将原始数据与所述校正数据进行比较,计算原始误码率(RBER)(EQ1),以及基于所述RBER(EQ1)计算校正模型特性;和非易失性存储阵列,所述非易失性存储阵列耦合至所述控制处理器单元,并且配置成将经处理的数据页存储在具有所述原始数据页的物理块中;以及其中,所述控制处理器单元进一步配置成将所述校正模型特性应用到位于所述物理块中的所述原始数据页。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于希耐克斯实验室公司,未经希耐克斯实验室公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201811038646.3/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top