[发明专利]栅压自举开关

摘要

本发明公开了栅压自举开关，涉及模拟电路技术领域，包括第一电容和多个MOS管，MOS管包括第一PMOS管、第一NMOS管、第二NMOS管、第二PMOS管、第三PMOS管、第三NMOS管、第四NMOS管、第五NMOS管、第六NMOS管、自举开关和衬底开关，衬底开关与自举开关连接。本发明通过在自举开关上接入衬底开关，即第七NMOS管和第八NMOS管，使得在采样时，自举开关的栅极电位与衬底电位保持一致，所以就能减小MOS管二级效应中体效应，降低了谐波失真，同时保证了采样开关SW的线性度，提高了采样开关电路的精度，大大减小了开关线性对ADC精度的影响。

主权项

1.栅压自举开关，其特征在于，包括第一电容(C1)和多个MOS管，所述MOS管包括第一PMOS管(M1)、第一NMOS管(M2)、第二NMOS管(M3)、第二PMOS管(M4)、第三PMOS管(M5)、第三NMOS管(M6)、第四NMOS管(M7)、第五NMOS管(M8)、第六NMOS管(M9)、自举开关(SW)和衬底开关，所述第一PMOS管(M1)、第二PMOS管(M4)的源极均连接工作电压VDD,所述第一PMOS管(M1)的漏极连接第一NMOS管(M2)的漏极，所述第一PMOS管(M1)与第一NMOS管(M2)的栅极均连接第一时钟信号CLK,所述第一NMOS管(M2)的源极连接第二NMOS管(M3)的漏极，所述第二NMOS管(M3)的栅极连接第二时钟信号CLK‑，所述第二时钟信号CLK‑是第一时钟信号CLK的反相信号，所述第二NMOS管(M3)的源极接地；所述第二PMOS管(M4)的漏极接第一电容(C1)的上极板，所述第一电容(C1)的下极板与第一NMOS管(M2)的源极连接，所述第二PMOS管(M4)的栅极连接第四NMOS管(M7)的漏极，所述第四NMOS管(M7)的栅极连接工作电压VDD，所述第四NMOS管(M7)的源极连接第五NMOS管(M8)的漏极，所述第五NMOS管(M8)的源极接地，所述第五NMOS管(M8)的栅极接第二时钟信号CLK‑；所述第二PMOS管(M4)的漏极还与第三PMOS管(M5)的源极连接，所述第三PMOS管(M5)的漏极连接第四NMOS管(M7)的漏极，所述第三PMOS管(M5)的栅极连接第一PMOS管(M1)的漏极，所述第三PMOS管(M5)的栅极连接第三NMOS管(M6)的漏极；所述第三NMOS管(M6)的源极与第一NMOS管(M2)的源极连接，所述第三NMOS管(M6)的栅极与第六NMOS管(M9)的栅极连接；所述第六NMOS管(M9)的栅极还连接第四NMOS管(M7)的漏极，所述第六NMOS管(M9)的源极连接第三NMOS管(M6)的源极，所述第六NMOS管(M9)的漏极连接自举开关(SW)的源极；所述自举开关(SW)的源极连接输入电压Vin，所述自举开关(SW)的漏极连接电源输出VOUT，所述自举开关(SW)的栅极连接第六NMOS管(M9)的栅极；所述自举开关(SW)的栅极上连接有衬底开关，所述衬底开关包括第七NMOS管(M10)和第八NMOS管(M11)，所述自举开关(SW)的栅极连接第八NMOS管(M11)的栅极，所述自举开关(SW)的衬底连接第八NMOS管(M11)的源极，所述第八NMOS管(M11)的漏极连接自举开关(SW)的源极，所述第八NMOS管(M11)的源极连接第七NMOS管(M10)的漏极；所述第七NMOS管(M10)的栅极连接第二时钟信号CLK‑，所述第七NMOS管(M10)的源极接地。