[发明专利]一种高性能加解密运算能力扩展方法及系统有效
| 申请号： | 201811058451.5 | 申请日： | 2018-09-11 |
| 公开（公告）号： | CN109190407B | 公开（公告）日： | 2020-08-04 |
| 发明（设计）人： | 罗禹铭;罗禹城 | 申请（专利权）人： | 网御安全技术（深圳）有限公司 |
| 主分类号： | G06F21/62 | 分类号： | G06F21/62;G06F15/78 |
| 代理公司： | 深圳市君胜知识产权代理事务所(普通合伙) 44268 | 代理人： | 王永文;朱阳波 |
| 地址： | 518052 广东省深圳市南山区*** | 国省代码： | 广东;44 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种高性能加解密运算能力扩展方法及系统，所述方法包括：主处理器通过系统通讯将需要加解密的数据和加解密操作的程序调用传输给FPGA主控器；FPGA主控器对来自主处理器的程序调用进行解析并分解为系列子过程；FPGA主控器向安全芯片发送对应的命令调用和相关的数据，安全芯片根据自身存储的根密钥和来自FPGA主控器的输入数据，生成当前加解密运算所需要的次级密钥，并将运算结果反馈给FPGA主控器；FPGA主控器按照安全芯片反馈的次级密钥，调用高性能加解密电路完成对应的加解密运算，并将最终的运算结果发送给主处理器。本发明在FPGA主控器中加入了高性能加解密电路，保证了高性能加解密运算的安全执行。 | ||
| 搜索关键词： | 一种 性能 解密 运算 能力 扩展 方法 系统 | ||
【主权项】：
1.一种高性能加解密运算能力扩展方法，其特征在于，所述高性能加解密运算能力扩展方法包括：主处理器通过系统通讯将需要加解密的数据和加解密操作的程序调用传输给FPGA主控器，FPGA主控器接收相关数据并进行缓存；FPGA主控器对来自主处理器的程序调用进行解析并分解为系列子过程，所述子过程分为两部分，第一部分是由多核CPU调用高性能加解密电路进行加解密运算操作，第二部分是FPGA主控器调用安全芯片，由安全芯片生成当前加解密运算所需要的次级密钥；FPGA主控器向安全芯片发送对应的命令调用和相关的数据，安全芯片根据自身存储的根密钥和来自FPGA主控器的输入数据，生成当前加解密运算所需要的次级密钥，并将运算结果反馈给FPGA主控器；FPGA主控器按照安全芯片反馈的次级密钥，调用高性能加解密电路完成对应的加解密运算，并将最终的运算结果发送给主处理器。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于网御安全技术（深圳）有限公司，未经网御安全技术（深圳）有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201811058451.5/，转载请声明来源钻瓜专利网。
