[发明专利]一种高速低抖动的鉴频鉴相器及时钟数据恢复电路

摘要

本发明公开了一种高速低抖动的鉴频鉴相器及时钟数据恢复电路，鉴频鉴相器包括产生Q路信号的Q路Bang‑Bang型PD、产生I路信号的Alexander PD和三态输出FD；所述Q路Bang‑Bang型PD包括DFF6、DFF7和DFF8；所述Alexander PD包括DFF1、DFF2、DFF3、DFF4、DFF 5、XOR1和XOR2，其中DFF1、DFF3和DFF5构成I路Bang‑Bang型PD；所述三态输出FD包括Latch1、Latch2和三态选择器。本发明中的Alexander PD在Bang‑Bang型PD的基础上增加了两个DFF以及两个XOR构成。FD由两个锁存器与一个三态选择器组成。本发明的PFD既可以在鉴频过程中快速进行频率捕获功能，也可以在频率锁定后使Alexander PD进行相位追踪的过程。

主权项

1.一种高速低抖动的鉴频鉴相器，其特征在于：包括产生Q路信号的Q路Bang‑Bang型PD、产生I路信号的Alexander PD和三态输出FD；所述Q路Bang‑Bang型PD包括DFF6、DFF7和DFF8；所述Alexander PD包括DFF1、DFF2、DFF3、DFF4、DFF 5、XOR1和XOR2，其中DFF1、DFF3和DFF5构成I路Bang‑Bang型PD；所述三态输出FD包括Latch1、Latch2和三态选择器；所述Q路Bang‑Bang型PD中，时钟信号CLKQ经过DFF7上升沿采样输入信号DATAIN得到的数据，时钟信号CLKQ经过DFF6下降沿采样输入信号DATAIN得到的数据，经过DFF8进行下降沿采样得到输出信号PDA；所述I路Bang‑Bang型PD中，时钟信号CLKI经过DFF1上升沿采样输入信号DATAIN得到的数据，时钟信号CLKI经过DFF3下降沿采样输入信号DATAIN得到的数据，经过DFF5进行下降沿采样得到输出信号PDB；所述输出信号PDA对输出信号PDB经过Latch2进行高电平锁存后反向输入到三态选择器的D1端口，输出信号PDB对输出信号PDA经过Latch2进行低电平锁存输入到三态选择器的D2端，经过三态选择器输出一对差分信号(FDup,FDdw)；时钟信号CLKI经由DFF1对输入信号DATAIN进行上升沿采样得到S3信号；时钟信号CLKI经由DFF3对输入信号DATAIN进行上升沿采样得到S0信号；时钟信号CLKI经由DFF2对输入信号DATAIN进行上升沿采样得到S1信号；时钟信号CLKI经由DFF4对输入信号DATAIN进行上升沿采样得到S2信号；最后S1信号与S2信号进入XOR1，S2信号与S3信号进入XOR2。