[发明专利]一种TFT的制备方法在审
| 申请号： | 201811109278.7 | 申请日： | 2018-09-21 |
| 公开（公告）号： | CN109346411A | 公开（公告）日： | 2019-02-15 |
| 发明（设计）人： | 李金明 | 申请（专利权）人： | 深圳市华星光电技术有限公司 |
| 主分类号： | H01L21/34 | 分类号： | H01L21/34;H01L29/786;H01L29/24 |
| 代理公司： | 深圳翼盛智成知识产权事务所(普通合伙) 44300 | 代理人： | 黄威 |
| 地址： | 518132 广东*** | 国省代码： | 广东;44 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明实施例公开了一种TFT的制备方法，该方法包括：提供一衬底；在衬底之上沉积缓冲层；在缓冲层表面沉积形成半导体层；对半导体层进行处理形成图案化半导体层，在刻蚀工艺中的导体化工艺处理时在NF3和特定气体的环境中进行，以利用NF3产生F*；在图案化半导体层表面形成绝缘层；通过退火处理将导体化工艺产生的F*掺杂到图案化半导体层中，形成稳定的图案化半导体层；通过退火处理将导体化工艺产生的F*掺杂到图案化半导体层中，形成稳定的图案化半导体层；依次制得栅极图案层和绝缘图案层、层间介质ILD层和源漏图案层。本发明实施例中制备的TFT金属离子掺杂氧化均匀，结构稳定。 | ||
| 搜索关键词： | 图案化半导体层 导体化 制备 半导体层 退火处理 沉积 衬底 掺杂 表面形成绝缘层 金属离子掺杂 缓冲层表面 绝缘图案层 栅极图案层 层间介质 工艺处理 结构稳定 刻蚀工艺 缓冲层 图案层 源漏 | ||
【主权项】：
1.一种TFT的制备方法，其特征在于，所述方法包括：提供一衬底；在所述衬底之上沉积缓冲层；在所述缓冲层表面沉积形成半导体层，所述半导体层由金属氧化物材料形成；依次利用黄光工艺和刻蚀工艺对所述半导体层进行处理形成图案化半导体层，在刻蚀工艺中的导体化工艺处理时采用NF3和特定气体的环境中进行，以利用NF3产生F*，所述特定气体为惰性气体或者N2；在所述图案化半导体层表面形成绝缘层，在所述绝缘层之上形成栅极层；通过退火处理将导体化工艺产生的F*掺杂到图案化半导体层中，形成稳定的图案化半导体层；依次制得栅极图案层和绝缘图案层、层间介质ILD层和源漏图案层。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于深圳市华星光电技术有限公司，未经深圳市华星光电技术有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201811109278.7/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
