[发明专利]一种PMOS结构的形成方法有效
| 申请号： | 201811133099.7 | 申请日： | 2018-09-27 |
| 公开（公告）号： | CN109103111B | 公开（公告）日： | 2022-05-31 |
| 发明（设计）人： | 刘星;黄炜;徐静静;周俊 | 申请（专利权）人： | 武汉新芯集成电路制造有限公司 |
| 主分类号： | H01L21/336 | 分类号： | H01L21/336;H01L21/265;H01L29/78 |
| 代理公司： | 上海申新律师事务所 31272 | 代理人： | 俞涤炯 |
| 地址： | 430205 湖北*** | 国省代码： | 湖北;42 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： |
本发明涉及半导体技术领域，尤其涉及一种PMOS结构的形成方法，包括：步骤S1，提供一N型衬底，N型衬底的上表面制备有堆叠的栅氧化层以及栅极结构；步骤S2，采用一第一离子注入工艺对N型衬底暴露出的上表面进行轻掺杂，以在N型衬底中形成轻掺杂源漏极结构；步骤S3，于栅极结构的侧壁形成侧墙结构；步骤S4，采用一第二离子注入工艺对N型衬底暴露出的上表面进行重掺杂，以在N型衬底中形成重掺杂源漏极结构；其中，所述第一离子注入工艺和第二离子注入工艺在N型衬底中形成了总含量为1*10^14/cm |
||
| 搜索关键词： | 一种 pmos 结构 形成 方法 | ||
【主权项】：
1.一种PMOS结构的形成方法，其特征在于，包括：步骤S1，提供一N型衬底，所述N型衬底的上表面制备有堆叠的栅氧化层以及栅极结构；步骤S2，采用一第一离子注入工艺对所述N型衬底暴露出的上表面进行轻掺杂，以在所述N型衬底中形成轻掺杂源漏极结构；步骤S3，于所述栅极结构的侧壁形成侧墙结构；步骤S4，采用一第二离子注入工艺对所述N型衬底暴露出的上表面进行重掺杂，以在所述N型衬底中形成重掺杂源漏极结构；其中，所述第一离子注入工艺和所述第二离子注入工艺在所述N型衬底中形成了总含量为1*10^14/cm2～2*10^15/cm2的氟离子。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于武汉新芯集成电路制造有限公司，未经武汉新芯集成电路制造有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201811133099.7/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
