[发明专利]非易失性存储器装置和包括其的存储装置有效
| 申请号： | 201811138895.X | 申请日： | 2018-09-28 |
| 公开（公告）号： | CN109584918B | 公开（公告）日： | 2023-06-16 |
| 发明（设计）人： | 张东洙;梁万在;任政炖;郑高恩;郑秉勋;崔荣暾 | 申请（专利权）人： | 三星电子株式会社 |
| 主分类号： | G11C7/10 | 分类号： | G11C7/10;G11C7/22 |
| 代理公司： | 北京天昊联合知识产权代理有限公司 11112 | 代理人： | 张帆;赵南 |
| 地址： | 韩国*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本申请提供一种非易失性存储器装置和包括其的存储装置，所述非易失性存储器装置包括连接至先进先出存储器的输出级的串行流水线结构。先进先出存储器被构造为基于多个先进先出输入时钟信号存储通过具有波流水线结构的数据路径发送的数据，并且基于多个先进先出输出时钟信号输出存储的数据。串行器被构造为基于选择时钟信号将数据输出至输入/输出焊盘。串行流水线结构连接在先进先出存储器与串行器之间，并且被构造为补偿从先进先出存储器输出的存储的数据与选择时钟信号之间的相位差。 | ||
| 搜索关键词： | 非易失性存储器 装置 包括 存储 | ||
【主权项】：
1.一种非易失性存储器装置，包括：先进先出存储器，其被构造为基于多个先进先出输入时钟信号存储通过具有波流水线结构的数据路径发送的数据，并且基于多个先进先出输出时钟信号输出存储的数据；串行器，其被构造为基于选择时钟信号将数据输出至输入/输出焊盘；以及串行流水线结构，其连接在所述先进先出存储器与所述串行器之间，并且被构造为补偿从所述先进先出存储器输出的存储的数据与所述选择时钟信号之间的相位差。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于三星电子株式会社，未经三星电子株式会社许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201811138895.X/，转载请声明来源钻瓜专利网。
- 上一篇：半导体器件
- 下一篇：静态随机存取内存系统
