[发明专利]一种适用于专用集成电路设计的交错匹配滤波方法

摘要

本发明公开的一种适用于专用集成电路设计的交错匹配滤波方法，属于专用集成电路技术领域。本发明实现方法为：首先利用延时单元对扩频过采样信号进行延时；然后对延时后的数据进行判断处理，根据PN码相应位置的值对延时信号进行直接输出或者取反输出，取反操作利用按位取反后补偿的方式来完成；最后利用流水线加法器树对判断处理后的数据进行逐级相加和寄存，最后一级加法运算的结果加上补偿值即为奇偶交错匹配滤波的输出结果。本发明具有如下优点：(1)能够简化数字匹配滤波器设计结构；(2)优化逻辑时序，节省逻辑资源；(3)缩短时序路径，能够满足更高时序要求；(4)输出结果仍是顺序的各路采样值匹配滤波结果，有易于进行后续信号处理。

主权项

1.一种适用于专用集成电路设计的交错匹配滤波方法，其特征在于：包括如下步骤，步骤一、将M位的PN码写入M位的寄存器R，并统计PN码序列中“1”的总数为Sadj，并对M倍扩频信号进行N倍chip速率过采样；步骤二、对扩频信号进行多级延时；将采样信号送入第一个延时单元，所述延时单元共有M个，且各个延时单元首尾相连，即前一个延时单元的数据输出与下一个延时单元的数据输入相连；每个延时单元中有N个延时器，每个延时器的延时周期是1个时钟周期；步骤三、对延时数据进行判断处理；在每个延时单元末尾处进行抽头，每个抽头后设置一个判断处理单元Pi对延时单元输出数据进行判断处理；如果寄存器R的第i位数值为0，则Pi对第i个抽头处的数据不进行处理并从Pi输出；如果寄存器R的第i位数值为1，则Pi对第i个抽头处的数据按位取反后从Pi输出；其中i的取值为1,2,3,…,M；步骤四、对判断处理后数据进行第1级加法运算并寄存；将相邻两个判断处理单元Pj和Pj+1的输出送至第1级流水线加法器中进行加法运算，将运算结果通过非阻塞赋值存储至第1级寄存器；其中第1级流水线加法器和寄存器各有M/2个，j的取值为1,3,5…,M‑1；步骤五、对第1级加法运算结果进行逐级加法运算并寄存；将第1级寄存器的结果通过第2级流水线加法器进行相加，并将结果存储至第2级寄存器，以此类推，直到第(log2M)级加法运算得到初步相加总和St；步骤六、将S＝St+Sadj作为匹配滤波的一个结果输出；步骤七、对步骤一所述的N倍chip速率过采样信号重复步骤二到步骤六的操作进行滤波，最终得到奇偶交错匹配滤波的全部输出；至此，完成对N倍chip速率过采样信号的匹配滤波，能够减少逻辑资源消耗和降低设计复杂度。