[发明专利]一种多路数字光模块误码率的测试装置和测试方法

摘要

本发明为一种多路数字光模块误码率的测试装置和测试方法，本装置CPU连接的FPGA接多个电光转换单元E/O和光电转换单元O/E，E/O和O/E连接待测数字光模块，CPU连接上位机接收参数设置并将测试结果返回上位机。测试方法为待测数字光模块连接在本装置的E/O和O/E，上位机根据对各光模块状况设置测试码型、误码率指标和测试速率，经CPU发送指令到FPGA，后者产生相应的电信号经E/O转换为光信号发送到待测试的数字光模块，经其传输后回传到O/E再转换为电信号送入FPGA分析计算得其误码率。CPU将实时测试结果送到上位机。本发明可同时测试多个数字光模块，且可选择多种测试参数，满足数字光模块误码率的测试需求。

主权项

1.一种多路数字光模块误码率的测试装置，包括中央处理器CPU、电光转换单元和光电转换单元，其特征在于：还包括与CPU连接的可编程门阵列FPGA，FPGA连接4～128套电光转换单元和光电转换单元，待测的数字光模块的输入端连接电光转换单元、输出端连接光电转换单元；所述CPU经以太网与上位机连接，上位机配有人机交互界面；所述FPGA含存储器、作为时钟源的晶振、电信号产生模块和分析计算模块；所述电光转换单元包括驱动电路和激光器，FPGA根据CPU的指令产生的电信号依次送入各电光转换单元的驱动电路，驱动电路按接收的电信号对其连接的激光器进行调制，得到相应的光信号发送到待测的数字光模块；所述光电转换单元包括光电转换器、数字时钟恢复电路和跨阻放大器，待测的数字光模块传输后回传的光信号送入光电转换单元，在光电转换器转换为电信号，再经数字时钟恢复电路和跨阻放大器后送回FPGA进行分析处理。