[发明专利]GRMFPGA互联线网延时的计算方法

摘要

本发明属于集成电路技术领域，具体为GRMFPGA互联线网延时的计算方法。本发明可以用于GRM FPGA在时序驱动布线过程中对电路时序的建模，从而动态地评估当前路径的延时。本发明考虑到GRM FPGA的开关结构和负载、线长等影响延时的因素，并结合时序驱动布线阶段对时序信息的精度和速度要求，对开关和互连线的延时进行建模计算。相比传统的Elmore延迟模型，它从不同角度考虑对时序影响的变量，有更为简洁的计算形式。该模型在保证精度符合布线程序要求的同时，以较快的速度给出当前时序分析的结果。

主权项

1.一种GRMFPGA互联线网延时的计算方法，其特征在于，分为互连延时参数获取和互连延时计算两部分：第一步，互连延时参数获取，分为两个方面：（一）获取全局互连资源的延时参数，包括：（1）根据负载线的线型对全局互连资源进行分类；（2）在单一负载的情况下，得到不同MUX间相互驱动的延时值；（3）对每种MUX，得到负载数和延时变化的关系；（4）让互连线经过不同的逻辑单元，根据延时的变化得出逻辑单元对线长变化的影响；（二）获取局部互连资源的延时参数：对每种逻辑单元内的路径进行分类，并考虑在不同配置下路径的差异，得到每种类型路径的延时值；上述参数构成延时参数库 ；第二步，路径延时计算，公式为：其中，总路径延时由五个部分组成：是组成路径的各开关MUX的本征延时，它由组成MUX的传输管和buffer及其负载线共同决定；是经过逻辑单元列对线长的影响，会导致延时增加；是负载MUX对驱动MUX延时的影响；是局部互联延时；是由于逻辑输入端不平衡导致的延时差异。