[发明专利]基于分块并行容错结构的3D堆叠图像传感器在审

专利信息
申请号: 201811230515.5 申请日: 2018-10-22
公开(公告)号: CN109246372A 公开(公告)日: 2019-01-18
发明(设计)人: 高静;朱婧瑀;徐江涛;史再峰 申请(专利权)人: 天津大学
主分类号: H04N5/374 分类号: H04N5/374;H04N5/378
代理公司: 天津市北洋有限责任专利代理事务所 12201 代理人: 刘国威
地址: 300072*** 国省代码: 天津;12
权利要求书: 查看更多 说明书: 查看更多
摘要: 发明涉及模拟集成电路设计领域,为减小连接通路上μbump、TSV等发生故障造成的图像质量下降的问题,在图像处理模块ISP中使用基于2*2像素块故障的检测算法可以有效检测出失效点,从而更容易地修复故障点,得到较好的输出图像。为此,本发明采取的技术方案是,基于分块并行容错结构的3D堆叠图像传感器,像素阵列以2像素*2像素小单元的形式分块,每个小单元的中心通过微凸金属块μbump连接到信号线上,不同的信号线连接到下层不同的模数转换器ADC上,每个ADC再经由各自的硅通孔TSV通路连接到图像处理模块ISP层中。本发明主要应用于集成电路设计制造场合。
搜索关键词: 分块 堆叠图像传感器 图像处理模块 容错结构 小单元 像素 并行 模拟集成电路设计 集成电路设计 模数转换器 信号线连接 发生故障 检测算法 连接通路 输出图像 通路连接 像素阵列 有效检测 质量下降 故障点 硅通孔 金属块 失效点 像素块 信号线 减小 微凸 下层 图像 修复 应用 制造
【主权项】:
1.一种基于分块并行容错结构的3D堆叠图像传感器,其特征是,像素阵列以2像素*2像素小单元的形式分块,每个小单元的中心通过微凸金属块μbump连接到信号线上,不同的信号线连接到下层不同的模数转换器ADC上,每个ADC再经由各自的硅通孔TSV通路连接到图像处理模块ISP层中。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于天津大学,未经天津大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201811230515.5/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top