[发明专利]混合型流水线ADC结构有效
| 申请号： | 201811241098.4 | 申请日： | 2018-10-24 |
| 公开（公告）号： | CN109462402B | 公开（公告）日： | 2022-08-16 |
| 发明（设计）人： | 贾华宇;马珺;杜知微 | 申请（专利权）人： | 太原理工大学 |
| 主分类号： | H03M1/38 | 分类号： | H03M1/38 |
| 代理公司： | 太原科卫专利事务所(普通合伙) 14100 | 代理人： | 朱源;武建云 |
| 地址： | 030024 *** | 国省代码： | 山西;14 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种混合型流水线ADC结构，包括1个传统4位MDAC，1个过零比较器，5个混合时间域量化器，1个数字校准模块；所述MDAC输出端与过零比较器连接，所述过零比较器输出端依次连接5个混合时间域量化器，5个混合时间域量化器的输出端分别与数字校准模块的输入端连接，所述数字校准模块输出端与MDAC输入端双向连接。本发明第1级MDAC（倍乘数模转换器）输入的是电压信号，通过过零比较器进行电压‑时间转换，使得输出的是时间脉冲信号，后级采用时间域量化器。设计混合时间域量化器，该混合时间域量化器采用1个电容DAC代替时间域的DAC，可以减小时钟抖动误差。 | ||
| 搜索关键词： | 混合 流水线 adc 结构 | ||
【主权项】：
1.一种混合型流水线ADC结构，其特征在于：包括1个传统4位MDAC，1个过零比较器，5个混合时间域量化器，1个数字校准模块；所述MDAC输出端与过零比较器连接，所述过零比较器输出端依次连接5个混合时间域量化器，5个混合时间域量化器的输出端分别与数字校准模块的输入端连接，所述数字校准模块输出端与MDAC输入端双向连接。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于太原理工大学，未经太原理工大学许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201811241098.4/，转载请声明来源钻瓜专利网。
