[发明专利]低势垒高度肖特基二极管及其制备方法有效
申请号: | 201811243153.3 | 申请日: | 2018-10-24 |
公开(公告)号: | CN109509705B | 公开(公告)日: | 2020-11-24 |
发明(设计)人: | 狄增峰;刘冠宇;张苗;薛忠营 | 申请(专利权)人: | 中国科学院上海微系统与信息技术研究所 |
主分类号: | H01L21/329 | 分类号: | H01L21/329;H01L29/872;H01L29/06 |
代理公司: | 上海泰能知识产权代理事务所(普通合伙) 31233 | 代理人: | 宋缨 |
地址: | 200050 *** | 国省代码: | 上海;31 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明提供一种低势垒高度肖特基二极管及其制备方法,包括如下步骤:1)提供一基底;2)于基底的表面形成石墨烯薄膜;3)对石墨烯薄膜进行氟化处理以形成氟化石墨烯绝缘层;4)于氟化石墨烯绝缘层表面沉积金属电极;5)去除肖特基结所在区域之外的氟化石墨烯绝缘层;6)于裸露的基底表面形成欧姆接触电极。本发明利用氟化石墨烯绝缘层作为金属电极与基底之间的插层,氟化石墨烯绝缘层不会在基底中产生MIGS钉扎效应;氟化石墨烯绝缘层可以阻挡金属电极与基底之间的互相扩散,可以形成均匀性极高的肖特基结面;可以大大降低金属电极对基底的费米能级钉扎效应,从而降低肖特基二极管中基底与金属电极之间形成的肖特基结势垒高度。 | ||
搜索关键词: | 势垒高度 肖特基 二极管 及其 制备 方法 | ||
【主权项】:
1.一种低势垒高度肖特基二极管的制备方法,其特征在于,所述低势垒高度肖特基二极管的制备方法包括如下步骤:1)提供一基底;2)于所述基底的表面形成石墨烯薄膜;3)对所述石墨烯薄膜进行氟化处理以形成氟化石墨烯绝缘层;4)于所述氟化石墨烯绝缘层表面沉积金属电极,以于所述金属电极与所述基底之间形成肖特基结;5)去除所述肖特基结所在区域之外的所述氟化石墨烯绝缘层,并裸露出所述基底;6)于裸露的所述基底表面形成欧姆接触电极。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中国科学院上海微系统与信息技术研究所,未经中国科学院上海微系统与信息技术研究所许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201811243153.3/,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造