[发明专利]基于CPU+GPU异构平台实现HEVC中熵编码环节的并行处理方法有效
申请号: | 201811258709.6 | 申请日: | 2018-10-26 |
公开(公告)号: | CN109391816B | 公开(公告)日: | 2020-11-03 |
发明(设计)人: | 郭成安;董菁鑫 | 申请(专利权)人: | 大连理工大学 |
主分类号: | H04N19/124 | 分类号: | H04N19/124;H04N19/147;H04N19/159;H04N19/172;H04N19/44;H04N19/70;H04N19/91;G06F9/50;G06T1/20 |
代理公司: | 大连理工大学专利中心 21200 | 代理人: | 梅洪玉 |
地址: | 116024 辽*** | 国省代码: | 辽宁;21 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 一种基于CPU+GPU异构平台实现HEVC中熵编码环节的高效并行处理方法,是在按HEVC协议标准对视频图像序列进行编码过程中,将当前帧图像的最终熵编码环节与对下一帧图像的处理中除了最终熵编码环节以外的全部其它环节做并行处理‑亦即采用CPU+GPU计算平台对当前帧图像的熵编码用CPU进行处理,对下一帧图像的预测、变换、量化、率失真优化、反量化、反变换、滤波及图像重构等全部其它环节用GPU进行处理,CPU和GPU二者同时并行计算;通过采用这种并行处理方案,可以省去上述二者之中耗时较短的环节(即最终熵编码环节)所需要花费的处理时间,从而显著提高HEVC编码器的整体计算速度。 | ||
搜索关键词: | 基于 cpu gpu 平台 实现 hevc 编码 环节 并行 处理 方法 | ||
【主权项】:
1.一种基于CPU+GPU异构平台实现HEVC中熵编码环节的并行处理方法,其特征在于:(1)采用二核或二核以上的CPU和一个GPU卡构成一个CPU+GPU异构计算平台;(2)在CPU上设置两个线程,分别称为“CPU主线程”和“CPU从线程”;在GPU上设置一个多线程,称为“GPU多线程”;其中“CPU主线程”负责整个编码器系统的计算流程控制,也对“CPU从线程”和“GPU多线程”的调度以及CUP与GPU之间的数据信息交流;“CPU从线程”负责实现对前一帧图像所有待编码数据的最终熵编码环节,“GPU多线程”负责实现对当前帧图像的预测、变换、量化、率失真优化、反量化、反变换、滤波及图像重构;(3)对于率失真优化过程中对各个CU数据块的熵编码环节,预测、变换、量化等环节是由GPU通过“GPU多线程”做并行处理,而且此时是以CU数据块为单元进行计算,在此过程中用“GPU多线程”对每一个CU数据块仍按原串行熵编码算法对该CU块中的各个数据进行编码,而对不同的CU数据块进行并行编码,由此实现CU级的并行熵编码,提高该环节的计算效率。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于大连理工大学,未经大连理工大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201811258709.6/,转载请声明来源钻瓜专利网。
- 上一篇:用于改进的视频编码的参考帧重投影
- 下一篇:纹理数据传输方法及装置