[发明专利]一种驱动电路单元、驱动电路和显示装置

摘要

本申请涉及一种驱动电路单元、驱动电路和显示装置，可以应用于AMOLED显示器、TFT‑LCD器等。本申请中的驱动电路单元可以满足AMOLED像素电路多类型扫描信号的要求，通过采用分离式输入结构，形成分离的双自举节点，解决了时钟馈通效应导致的不同自举节点之间的电荷耦合问题，抑制了薄膜晶体管漏电导致的自举节点电压下降，使输出扫描信号的脉冲形状更加完整且具有对称、较短的上升下降时间。再通过引入反馈晶体管，在晶体管阈值电压为负时，低电平维持节点仍能维持高电平，把输出端扫描信号维持在相应的低电平。本申请的驱动方法可以提高AMOLED像素电路的电学性能，使得AMOLED显示器的稳定性和均匀性更好。

主权项

1.一种驱动电路单元，其特征在于，包括输入模块(21)、驱动上拉模块(22)、自举节点下拉模块(23)、输出下拉模块(24)和低电平维持模块(25)；还包括：第一信号输入端，用于接收第一时钟信号(CLK1)；第二信号输入端，用于接收第二时钟信号(CLK2)；第三信号输入端，用于接收第三时钟信号(CLK3)；第四信号输入端，用于接收第四时钟信号(CLK4)；第五信号输入端,用于接收第一复杂时钟信号(CLKW)；输入信号输入端(CIN)，用于接收前级级联控制信号；第一电位输入端，用于第一低电位(VSS)的输入；第二电位输入端，用于第二低电位(VSSL)的输入；第三电位输入端，用于第一高电位(VH)的输入端；第一信号输出端(GA)，用于输出第一扫描脉冲驱动信号；第二信号输出端(GB)，用于输出第二扫描脉冲驱动信号；第三信号输出端(COUT),用于输出本级级联控制信号；所述输入模块(21)连接在第四信号输入端或者第三电位输入端、输入信号输入端(CIN)、所述自举节点下拉模块(23)和所述驱动上拉模块(22)之间；所述输入模块(21)用于对所述驱动上拉模块(22)与所述输入模块(21)之间的连接节点进行预充电,以开启所述驱动上拉模块(22)；所述驱动上拉模块(22)连接在第一信号输入端、第二信号输入端、第五信号输入端、所述输入模块(21)、第一信号输出端(GA)、第二信号输出端(GB)和第三信号输出端(COUT)之间；所述驱动上拉模块(22)用于当所述驱动上拉模块(22)与所述输入模块(21)之间的连接节点为高电位时，将第一信号输入端、第二信号输入端和第五信号输入端的电位分别传递至第二信号输出端(GB)、第三信号输出端(COUT)和第一信号输出端(GA)；所述低电平维持模块(25)连接在第三电位输入端、第三信号输入端、第二电位输入端、所述输出下拉模块(24)和所述输入模块(21)之间；所述低电平维持模块(25)用于维持所述低电平维持模块(25)与所述输出下拉模块(24)之间的连接节点的电位不低于第二电位输入端的第二低电位(VSSL)，以开启或关闭所述输出下拉模块(24)；所述自举节点下拉模块(23)连接在第三信号输入端、第二电位输入端和所述输入模块(21)之间；所述自举节点下拉模块(23)用于将所述自举节点下拉模块(23)与所述输入模块(21)之间的连接节点的电位降至第二低电位(VSSL)；所述输出下拉模块(24)连接在第一电位输入端、第二电位输入端、第一信号输出端(GA)、第二信号输出端(GB)、第三信号输出端(COUT)、所述低电平维持模块(25)和所述输入模块(21)之间；所述输出下拉模块(24)用于将第一信号输出端(GA)和第二信号输出端(GB)的电位下拉至第一电位输入端的电位；所述输出下拉模块(24)还用于将所述输出下拉模块(24)与所述输入模块(21)之间的连接节点的电位和第三信号输出端(COUT)的电位降至第二电位输入端的第二低电位(VSSL)。