[发明专利]一种优化沟槽的肖特基结势磊二极管及其制作方法在审
申请号: | 201811270466.8 | 申请日: | 2018-10-29 |
公开(公告)号: | CN109087858A | 公开(公告)日: | 2018-12-25 |
发明(设计)人: | 张振中;郝建勇;和巍巍;汪之涵;孙军 | 申请(专利权)人: | 深圳基本半导体有限公司 |
主分类号: | H01L21/329 | 分类号: | H01L21/329;H01L29/872 |
代理公司: | 深圳新创友知识产权代理有限公司 44223 | 代理人: | 徐罗艳 |
地址: | 518000 广东省深圳市南山区*** | 国省代码: | 广东;44 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明公开了一种优化沟槽的肖特基结势磊二极管及其制作方法,包括:S1、提供一SiC基体,该SiC基体的上表面具有沟槽;S2、在所述SiC基体的上表面除所述沟槽以外的其它部分依次沉积含硼的第一SiO2薄膜层、含磷的第二SiO2薄膜层;S3、采用湿法刻蚀对所述第一SiO2薄膜层和所述第二SiO2薄膜层进行刻蚀,以形成所述台阶;S4、对所述沟槽进行P型离子注入掺杂,形成所述沟槽P型离子注入掺杂区。该方法通过对SiO2薄膜进行改善并采用湿法腐蚀工艺取代干法刻蚀工艺,以减少SiO2薄膜沉积、PGrid光罩制作以及对应的涂胶、曝光、显影、去胶等工艺流程,从而减少产品制造成本,缩短产品加工周期。 | ||
搜索关键词: | 二极管 肖特基结 上表面 沉积 制作 产品加工周期 产品制造成本 干法刻蚀工艺 湿法腐蚀 湿法刻蚀 工艺流程 掺杂区 光罩 刻蚀 去胶 涂胶 显影 优化 掺杂 曝光 | ||
【主权项】:
1.一种优化沟槽的肖特基结势磊二极管,包括SiC基体(10)以及SiC基体上表面的沟槽P型离子注入掺杂区(20),其特征在于:所述SiC基体的上表面除所述沟槽P型离子注入掺杂区(20)所在位置以外,其它部分覆盖有第一SiO2薄膜层(31)和第二SiO2薄膜层(32);其中,所述第二SiO2薄膜层(32)位于所述第一SiO2薄膜层(31)之上,并且所述第二SiO2薄膜层(32)的面积小于所述第一SiO2薄膜层(31)的面积,使得所述第二SiO2薄膜层(32)和所述第一SiO2薄膜层(31)形成台阶。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于深圳基本半导体有限公司,未经深圳基本半导体有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201811270466.8/,转载请声明来源钻瓜专利网。
- 上一篇:一种GPP芯片的制作工艺
- 下一篇:一种半导体器件的制造方法
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造