[发明专利]一种基于ISERDES和并行FIR滤波的高速信号预处理方法在审
| 申请号： | 201811287171.1 | 申请日： | 2018-10-31 |
| 公开（公告）号： | CN109639277A | 公开（公告）日： | 2019-04-16 |
| 发明（设计）人： | 史秀花;刘庆波;郭冬梅;李敏;李芬;卫恒;王树文 | 申请（专利权）人： | 上海无线电设备研究所 |
| 主分类号： | H03M1/12 | 分类号： | H03M1/12;H03M9/00;H03H17/02 |
| 代理公司： | 上海元好知识产权代理有限公司 31323 | 代理人： | 张妍;刘琰 |
| 地址： | 200090 *** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种基于ISERDES和并行FIR滤波的高速信号预处理方法，其特征在于包含以下步骤：S1、对高速ADC输出的采样率为fs的数据进行ISERDES串转并处理，转换为L路采样率均为fs/L低速信号；S2、将L路低速采样信号进行并行正交变换，每一路低速信号均处理为包含I、Q分量的零中频信号；S3、应用并行FIR滤波方法对S2生成的零中频信号进行并行FIR滤波，将其中的镜频分量滤除；S4、将并行FIR滤波后的信号进行同相合成相加，得到L路采样率均为fs/L的基带信号。其优点是：在信号带宽大、采样速率高、FPGA处理速度受限的情况下，充分利用FPGA器件的内部资源对高速信号进行降速处理，并应用并行FIR滤波方法对多路并行信号进行镜频抑制，解决高速信号在FPGA中实时处理的难题。 | ||
| 搜索关键词： | 并行 高速信号 采样率 预处理 零中频信号 低速信号 采样信号 多路并行 基带信号 镜频分量 镜频抑制 内部资源 实时处理 速度受限 正交变换 高速ADC 信号带 采样 降速 滤除 相加 应用 合成 输出 转换 | ||
【主权项】：
1.一种基于ISERDES和并行FIR滤波的高速信号预处理方法，其特征在于，包含以下步骤：S1、对高速ADC输出的采样率为fs的数据进行ISERDES串转并处理，转换为L路采样率均为fs/L的低速信号，进入S2；S2、将L路低速信号进行并行正交变换，每一路低速信号均处理为包含I、Q分量的零中频信号，进入S3；S3、应用并行FIR滤波方法对S2生成的零中频信号进行滤波，将其中的镜频分量滤除，进入S4；S4、将并行FIR滤波后的信号进行同相合成相加，得到L路采样率均为fs/L的基带信号。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于上海无线电设备研究所，未经上海无线电设备研究所许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201811287171.1/，转载请声明来源钻瓜专利网。
