[发明专利]一种基于FPGA的LDPC译码器及译码方法

摘要

一种基于FPGA的LDPC译码器及译码方法，它属于通信领域中信道编码技术领域。本发明解决了如何在减少硬件资源开销的同时提高LDPC译码器的吞吐率的问题。本发明利用兵乓缓存的方法将串行电路与并行部分分离，各部分采用独立的时钟，以保证连续数据流的流入流出与高吞吐率；而且本发明采用一种新的循环存储的方式以解决地址冲突问题，避免了桶形移位寄存器或连接网络的使用，同时减小了译码电路硬件资源占用率。当采用本发明的部分并行译码结构，并行度为7，主时钟频率选择110MHz，码率7/8，子矩阵维度511，迭代次数15次，平均变量节点更新时钟数为1.008时，吞吐率达到的最大值约为356.48Mbps。本发明可以应用于通信领域中信道编码技术领域。

主权项

1.一种基于FPGA的LDPC译码器，其特征在于，所述LDPC译码器包括信道似然比乒乓存储模块、置信度消息存储模块、硬判决信息存储模块、译码结果乒乓缓存模块、校验节点更新模块、变量节点更新模块、硬判决校验模块、控制模块及输出模块；所述信道似然比乒乓存储模块用于接收、并存储输入到译码器的信道对数似然比信息，并将信道对数似然比信息提供给所述变量节点更新模块；所述置信度消息存储模块用于存储校验节点更新模块与变量节点更新模块计算得到的的置信度消息；所述校验节点更新模块用于完成校验节点到变量节点置信度消息的计算，并将置信度消息存储到置信度消息存储模块；所述变量节点更新模块用于完成变量节点到校验节点置信度消息的计算，并将置信度消息存储到置信度消息存储模块；并进行变量节点似后验概率的计算，并根据变量节点似后验概率进行硬判决，输出硬判决信息和译码结果；所述硬判决信息存储模块用来接收、并存储变量节点更新模块每次迭代输出的硬判决信息；所述硬判决校验模块用于读取硬判决信息存储模块输出的的硬判决信息并进行校验；所述控制模块用于控制整个软判决迭代译码有序进行；所述译码结果乒乓缓存模块用来接收、并存储译码结果；所述输出模块用于输出译码结果。