[发明专利]半导体器件和制造方法有效
| 申请号： | 201811305408.4 | 申请日： | 2018-11-05 |
| 公开（公告）号： | CN109768035B | 公开（公告）日： | 2021-10-22 |
| 发明（设计）人： | 魏文信;胡宪斌;侯上勇;吴集锡;余振华;庄文荣;陈俊哲;林志明;林志清;黄诗雯;张俊华;谢宗扬 | 申请（专利权）人： | 台湾积体电路制造股份有限公司 |
| 主分类号： | H01L25/07 | 分类号： | H01L25/07;H01L23/31;H01L23/498;H01L23/522;H01L23/538 |
| 代理公司： | 北京德恒律治知识产权代理有限公司 11409 | 代理人： | 章社杲;李伟 |
| 地址： | 中国台*** | 国省代码： | 台湾;71 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种中介层衬底制造为具有位于邻近的区域之间的划线区域。在一个实施例中，利用单独的曝光中间掩模以图案化划线区域。曝光中间掩模以图案化划线区域将形成曝光区域，其重叠并悬置该曝光区域用于形成邻近的区域。本发明实施例涉及半导体器件和制造方法。 | ||
| 搜索关键词： | 半导体器件 制造 方法 | ||
【主权项】：
1.一种制造半导体器件的方法，所述方法包括：利用第一光刻掩模暴露位于中介层衬底上方的第一区域以形成第一曝光区域；利用第二光刻掩模暴露位于所述中介层衬底上方的第二区域以形成第二曝光区域；以及利用不同于所述第一光刻掩模和所述第二光刻掩模的第三光刻掩模，暴露位于所述中介层衬底上方的划线区域，以在所述第一曝光区域和所述第二曝光区域之间形成第三曝光区域，其中，第三曝光区域与所述第一曝光区域和所述第二曝光区域重叠。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于台湾积体电路制造股份有限公司，未经台湾积体电路制造股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201811305408.4/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
