[发明专利]于基板上制造结构的方法在审
| 申请号： | 201811313606.5 | 申请日： | 2018-11-06 |
| 公开（公告）号： | CN109786221A | 公开（公告）日： | 2019-05-21 |
| 发明（设计）人： | 王文昀;林华泰;刘家助 | 申请（专利权）人： | 台湾积体电路制造股份有限公司 |
| 主分类号： | H01L21/027 | 分类号： | H01L21/027;H01L21/66;H01L23/544 |
| 代理公司： | 隆天知识产权代理有限公司 72003 | 代理人： | 黄艳 |
| 地址： | 中国台*** | 国省代码： | 中国台湾;71 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种于基板上制造结构的方法。此方法包含：将参考图案的图像投影到具有第一图案化层的基板上，此第一图案化层包含多个第一对准标记和多个第一叠对测量标记，且参考图案包含多个第二对准标记和多个第二叠对测量标记；基于这些第一对准标记和这些第二对准标记，将第一图案化层对准参考图案的图像，获得这些第一叠对测量标记与这些第二叠对测量标记的预叠对建图(pre‑overlay mapping)；以及决定补偿数据，此补偿数据指出这些第一叠对测量标记和这些第二叠对测量标记的预叠对建图的信息。 | ||
| 搜索关键词： | 测量标记 对准标记 参考图案 图案化层 基板 补偿数据 图像投影 制造 对准 图像 | ||
【主权项】：
1.一种于基板上制造结构的方法，包括：将一参考图案的图像投影到具有一第一图案化层的一基板上，该第一图案化层包含多个第一对准标记和多个第一叠对测量标记，且该参考图案包含多个第二对准标记和多个第二叠对测量标记；基于所述第一对准标记和所述第二对准标记，将该第一图案化层对准该参考图案的图像；获得所述第一叠对测量标记和所述第二叠对测量标记的一预叠对建图(pre‑overlay mapping)；以及决定一补偿数据，该补偿数据指出所述第一叠对测量标记和所述第二叠对测量标记的该预叠对建图的信息。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于台湾积体电路制造股份有限公司，未经台湾积体电路制造股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201811313606.5/，转载请声明来源钻瓜专利网。
- 上一篇：半导体结构的形成方法
- 下一篇：制造半导体结构的方法
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
