[发明专利]一种应用于集成芯片的LDO电路

摘要

本发明涉及集成芯片技术领域，本发明中的一种LDO电路的控制方法，所述LDO电路包括基准电压产生电路和误差放大器电路，所述基准电压产生电路为误差放大器电路提供基准电压，所述误差放大器电路的输出端连接缓冲级电路、过温保护电路和过流保护电路，所述缓冲级电路的输出端连接功率管，所述功率管的输出端连接反馈电阻网络和负载，所述误差放大器电路接收反馈电阻网络的反馈电压。本发明在传统低压差线性稳压器的基础上进行改进，具有高稳定性和较低静态电流。

主权项

1.一种LDO电路的控制方法，其特征在于，所述LDO电路包括基准电压产生电路和误差放大器电路，所述基准电压产生电路为误差放大器电路提供基准电压，所述误差放大器电路的输出端连接缓冲级电路、过温保护电路和过流保护电路，所述缓冲级电路的输出端连接功率管，所述功率管的输出端连接反馈电阻网络和负载，所述误差放大器电路接收反馈电阻网络的反馈电压；所述LDO电路中，Vref为基准电压产生电路提供的基准电压，第二MOS管的栅极连接基准电压Vref，源极连接第一MOS管的源极和启动MOS管的漏极，所述第一MOS管的栅极连接反馈电阻网络提供的反馈电压VFB；所述启动MOS管的栅极连接控制电压V3，源极连接电源电压；第一MOS管、第二MOS管的漏极分别连接第三MOS管源极和第五MOS管的漏极以及第四MOS管的源极、第六MOS管的漏极和弥勒电容的一端，第五MOS管和第六MOS管的栅极相连且源极均接地；第三MOS管和第四MOS管的栅极相连且漏极分别连接第七MOS管和第八MOS管的漏极；第七MOS管和第八MOS管的栅极相连并连接第七MOS管的漏极，两者的源极均连接电源电压；第九MOS管、第十三MOS管的栅极连接控制电压V3且源极均连接电源电压；第十MOS管、第十四MOS管的栅极相连并连接第十三MOS管的漏极、第十四MOS管的漏极、第十五MOS管的源极、第十六MOS管的漏极和功率管的栅极，两者的源极均连接电源电压，第九MOS管的漏极连接第十MOS管的漏极、第十二MOS管的栅极以及第十一MOS管的栅极和漏极；第十一MOS管、第十二MOS管的源极均接地；第十五MOS管的栅极连接第八MOS管的漏极且其漏极连接第十二MOS管的漏极和第十六MOS管的栅极，第十六MOS管的源极接地；功率管源极连接电源电压，漏极为输出端Vout且连接电阻反馈网络的一端、弥勒电容的另一端和外接电容的一端；电阻反馈网络另一端接地，其包括两个串联电阻，两个电阻中间的电压为反馈电压VFB，外接电容的另一端接地；所述启动MOS管、第一MOS管、第二MOS管、第七MOS管、第八MOS管、第九MOS管、第十MOS管、第十三MOS管、第十四MOS管、第十五MOS管为PMOS管；所述控制方法包括：所述LDO电路启动后，随着输入的所述基准电压的升高，输出电压也随之升高；当输出即将达到规定值时，由分压反馈电路产生反馈电压也接近于基准电压，误差放大器将反馈电压与基准电压之间的误差进行放大，再经过功率管放大到输出端，从而形成负反馈，保证了输出电压稳定在设定值。