[发明专利]制造半导体结构的方法有效
申请号: | 201811333215.X | 申请日: | 2018-11-09 |
公开(公告)号: | CN109786237B | 公开(公告)日: | 2020-12-11 |
发明(设计)人: | 孟庆豪;许志贤;陈智圣;李安基;黄琳清;江煜培 | 申请(专利权)人: | 台湾积体电路制造股份有限公司 |
主分类号: | H01L21/3065 | 分类号: | H01L21/3065;B81C1/00 |
代理公司: | 北京德恒律治知识产权代理有限公司 11409 | 代理人: | 章社杲;李伟 |
地址: | 中国台*** | 国省代码: | 台湾;71 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 提供了包括以下步骤的制造半导体结构的方法。在半导体衬底上形成掩模层。各向异性地蚀刻由掩模层露出的半导体衬底,直至在半导体衬底中形成腔体,其中,各向异性地蚀刻由掩模层露出的半导体衬底包括实施多个第一循环以及在实施第一循环之后实施多个第二循环,第一和第二循环中的每个循环分别包括实施钝化步骤以及在实施钝化步骤之后实施蚀刻步骤。在第一循环期间,蚀刻步骤与钝化步骤的第一持续时间比率是可变的并且逐步增加。在第二循环期间,蚀刻步骤与钝化步骤的第二持续时间比率是恒定的,并且第一持续时间比率小于第二持续时间比率。本发明实施例涉及制造半导体结构的方法。 | ||
搜索关键词: | 制造 半导体 结构 方法 | ||
【主权项】:
1.一种制造半导体结构的方法,包括:在半导体衬底上形成掩模层;以及各向异性地蚀刻由所述掩模层露出的所述半导体衬底,直至在所述半导体衬底中形成腔体,其中,各向异性地蚀刻由所述掩模层露出的所述半导体衬底包括实施多个第一循环以及在实施所述第一循环之后实施多个第二循环,所述第一循环和所述第二循环中的每个循环分别包括实施钝化步骤以及在实施所述钝化步骤之后实施蚀刻步骤,在所述第一循环期间,所述蚀刻步骤与所述钝化步骤的第一持续时间比率是可变的并且逐步增加,在所述第二循环期间,所述蚀刻步骤与所述钝化步骤的第二持续时间比率是恒定的,并且所述第一持续时间比率小于所述第二持续时间比率。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于台湾积体电路制造股份有限公司,未经台湾积体电路制造股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201811333215.X/,转载请声明来源钻瓜专利网。
- 上一篇:蚀刻和由此形成的结构
- 下一篇:选择性蚀刻的方法
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造