[发明专利]上电缓冲电路

摘要

本发明提供了一种上电缓冲电路，包括恒流充电模块、旁路模块、母线电压采样模块和数字信号处理器，恒流充电模块的第一MOSFET的漏极连接高压直流母线正极，源极连接储能电容的第一端，储能电容的第二端连接高压直流母线负极；旁路模块的第二MOSFET的源漏极与第一MOSFET的源漏极并联；母线电压采样模块采样储能电容两端的电压，得到母线电压并提供至数字信号处理器的第二输入端；数字信号处理器在接收到缓冲上电指令，且判断母线电压满足缓启开始条件时，向恒流充电模块发送驱动信号以使第一MOSFET导通；在母线电压满足缓启完成条件时，数字信号处理器停止向恒流充电模块发送驱动信号，并在第一MOSFET的寄生电容放电完成后，向旁路模块发送驱动信号以使第二MOSFET导通。